文献

J-GLOBAL ID：201702260908412512   整理番号：17A0223278

高速動作用の標準0.18μm CMOSプロセスにより製作したシリコンアバランシェフォトダイオードの特性評価

Characterizing Silicon Avalanche Photodiode Fabricated by Standard 0.18μm CMOS Process for High-Speed Operation

著者 (6件)： NAPIAH Zul Atfyi Fauzan Mohammed (Faculty of Electronic and Computer Engineering, Universiti Teknikal Malaysia Melaka (UTeM)) ,  NAPIAH Zul Atfyi Fauzan Mohammed (School of Electrical and Computer Engineering, Kanazawa University) ,  GYOBU Ryoichi (School of Electrical and Computer Engineering, Kanazawa University) ,  HISHIKI Takuya (School of Electrical and Computer Engineering, Kanazawa University) ,  MARUYAMA Takeo (School of Electrical and Computer Engineering, Kanazawa University) ,  IIYAMA Koichi (School of Electrical and Computer Engineering, Kanazawa University)
資料名： IEICE Transactions on Electronics (Web)  (IEICE Transactions on Electronics (Web))
巻： E99.C  号： 12  ページ： 1304-1311(J-STAGE)  発行年： 2016年 
JST資料番号： U0468A  ISSN： 1745-1353  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： nMOS型とpMOS型シリコンアバランシェフォトダイオード(APDs)を標準0.18μm CMOSプロセスにより製作し,このAPDsのガードリング構造あり無しの電流電圧特性と周波数応答を測定した。ガードリングの役割はディープレイヤと基板中の光により発生したキャリアのキャンセルである。このAPDの帯域幅を応答を犠牲にしてガードリング構造により強化した。nMOS型とpMOS型APDsの組成に基づき,高速動作にはnMOS型APDがより適している。キャリア輸送時間の減少によるディジタル電極間のスペース減少と,デバイス容量の減少による検出エリアの減少とRFプロービングのためのPADサイズの減少により,帯域幅が強化された。最大帯域幅はアバランシェ利得約10で達成された。最後に,筆者等は電極スペース0.84μm,検出エリア10×10μm²,RFプロービング用のPADサイズ30×30μm²,およびガードリング構造を持つnMOS型APDを製作した。最大帯域幅8.4GHz,および利得-帯域幅積280GHzを達成した。(翻訳著者抄録)

シソーラス用語： 半導体プロセス ,  *CMOS構造 ,  *アバランシェフォトダイオード ,  キャラクタリゼーション ,  NMOS構造 ,  *MOS構造 ,  P型半導体 ,  リング ,  *固体回路部品 ,  輸送現象 ,  帯域幅 ,  電流電圧特性 ,  周波数応答 ,  PMOS構造 ,  キャリア輸送
準シソーラス用語： CMOSプロセス ,  *ガードリング ,  特性評価

著者キーワード (4件)： photodiode ,  avalanche photodiode ,  CMOS process ,  silicon

分類 (1件)： 光導電素子  (NC03083X)

引用文献 (16件)：

• [1] T.K. Woodward and A.V. Krishnamoorthy, “1-Gb/s integrated optical detectors and receivers in commercial CMOS technologies,” IEEE J. Sel. Top. Quantum Electron. vol.5, no.2, pp.146-156, 1999.
• [2] B. Yang, J.D. Schaub, S.M. Csutak, D.L. Rogers, and J.C. Campbell, “10-Gb/s all-silicon optical receiver,” IEEE Photonics Technol. Lett., vol.15, no.5, pp.745-747, 2003.
• [3] S. Radovanovic, A.-J. Annema, and B. Nauta, “A 3-Gb/s optical detector in standard CMOS for 850-nm optical communication,” IEEE J. Solid-State Circuits, vol.40, no.8, pp.1706-1717, 2005.
• [4] T.K. Woodward and A.V. Krishnamoorthy, “1-Gbit/s photoreceiver with integrated detector operating at 850nm,” Electron. Lett., vol.34, no.12, pp.1252-1253, 1998.
• [5] W.-Z. Chen, Y.-L. Cheng, and D.-S. Lin, “A 1.8-V 10-Gb/s fully integrated CMOS optical receiver analog front-end,” IEEE J. Solid-State Circuits, vol.40, no.6, pp.1388-1396, 2005.

タイトルに関連する用語 (7件)： 高速動作 ,  標準 ,  CMOSプロセス ,  製作 ,  シリコン ,  アバランシェフォトダイオード ,  特性評価