文献

J-GLOBAL ID：201702260961678127   整理番号：17A1257645

非同期実時間学習のためのRRAMアレイを用いたソフトウェア等価SNNハードウエア【Powered by NICT】

A software-equivalent SNN hardware using RRAM-array for asynchronous real-time learning

著者 (3件)： Shukla A. (Dept. of Electrical Engineering, Indian Institute of Technology Bombay, Mumbai, India - 400076) ,  Kumar V. (Dept. of Electrical Engineering, Indian Institute of Technology Bombay, Mumbai, India - 400076) ,  Ganguly U. (Dept. of Electrical Engineering, Indian Institute of Technology Bombay, Mumbai, India - 400076)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： IJCNN  ページ： 4657-4664  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： は生物学に基づいているのでニューラルネットワーク(SNN)スパイキング自然ハードウェア実装に刺激を与えた。学習のためのスパイク時間依存可塑性(STDP)は,メモリスタベースのシナプスに対するエネルギー効率的な波形重ね合わせを用いて行われる。しかし,システムレベル実装は,三課題を持っている。最初に,古典的ジレンマは,認識は,実時間学習のための同じメモリスタすなわち同時読取-書込ジレンマに同時に適用される大きな電圧波形により乱される短電圧スパイクの電流を必要とすることである。第二に,ハードウェアは,ハードウェアへアルゴリズムの容易な適応化のためのソフトウェア実装を厳密にする必要がある。第三に,ハードウェアシミュレーション上で用いられる装置は現実的でなければならない。本論文では,上記問題に対処するためのアプローチを提案した。,学習,認識をリアルタイムで分離したアレイにおける同時に起こる,非生体模倣クロックに基づく複雑な信号管理を非同期 回避した。第二に,ハードウェアはMATLAB(R)(ソフトウェアにおける数学的SNNアルゴリズム実装)実装を用いたSPICE(回路シミュレータ)の比較により各段階でソフトウェアを模倣することを示した。例として,ハードウェアであるFisher虹彩データセットのためのソフトウエアと同等の分類において97.5%の精度を示した。第三に,STDPはHfO_2メモリスタを用いたシナプス素子のモデルを用いて実行した。ますます現実的なメモリスタモデルは,ハードウェア性能(85%),SNNのために特別にRRAM特性を設計する必要性を強調したをわずかに減少させることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 電流 ,  シナプス ,  *ソフトウェア ,  時間依存性 ,  *学習 ,  アルゴリズム ,  エネルギー効率 ,  *ハードウェア ,  ニューラルネットワーク ,  電圧
準シソーラス用語： MATLAB ,  メモリスタ ,  スパイクタイミング依存シナプス可塑性 ,  *ReRAM ,  *実時間 , 【Automatic Indexing@JST】

分類 (2件)： 脳・神経系モデル  (EL02050C) ,  ニューロコンピュータ  (JC06010Q)

タイトルに関連する用語 (8件)： 非同期 ,  実時間 ,  学習 ,  RRAM ,  アレイ ,  ソフトウェア ,  等価 ,  ハードウエア