文献

J-GLOBAL ID：201702261260483092   整理番号：17A1570690

差動カスコード時間積分器による1 1MASHΔΣ時間-ディジタル変換器【Powered by NICT】

1-1 MASH ΔΣ time-to-digital converter with differential cascode time integrator

著者 (2件)： Park Young Jun (Department of Electrical and Computer Engineering, Ryerson University, Toronto, ON, Canada) ,  Yuan Fei (Department of Electrical and Computer Engineering, Ryerson University, Toronto, ON, Canada)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： MWSCAS  ページ： 1005-1008  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 1 1MASHΔΣ時間-ディジタル変換器(TDC)を提案した。インバータしきい値電圧を持つカスコード時間加算器は電流ミスマッチによるジッタを最小化するために提案した。二シングルエンド時間積分器の差分時間積分器構成は,偶数次高調波を最小化するために提案した。TDCの非理想性の有害な影響を詳細に調べた。TDCはIBM130~1.2V CMOS技術で設計し,BSIM4デバイスモデルを有する,Cadence Design SystemsからのSpectreを用いて解析した。シミュレーションの結果は,TDCは48~415kHz信号帯域上の2次雑音成形,1.9psの時間分解能が得られる502μWを消費することを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 周波数帯 ,  不整合 ,  高調波 ,  ジッタ ,  *積分器 ,  加算器 ,  時間分解能 ,  固体素子モデル ,  電流 ,  偶数
準シソーラス用語： 雑音成形 ,  *時間積分 ,  閾値電圧 ,  *時間ディジタル変換器 ,  *カスコード , 【Automatic Indexing@JST】

分類 (4件)： 半導体集積回路  (NC03162T) ,  電動機  (NB07030U) ,  その他の電子回路  (NC05090X) ,  AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (4件)： 差動 ,  カスコード ,  積分器 ,  時間-ディジタル変換器