文献

J-GLOBAL ID：201702261389390716   整理番号：17A1635518

Xilinx FPGAのための柔軟な圧縮を目的とした一般的と普遍的な並列行列総和【Powered by NICT】

Generic and universal parallel matrix summation with a flexible compression goal for Xilinx FPGAs

著者 (1件)： Preuser Thomas B. (Department of Computer Science, Technische Universitaet Dresden, Germany)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： FPL  ページ： 1-7  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ビットマトリックス圧縮は計算機算術における高度に関連する操作である。本質的に多重オペランド加算である,高速乗算の背後にある重要な運転と乗算-積算,ドット積の計算またはFIRフィルタの実現などの多くの高レベル作業である。圧縮機実装は一般的に,及び具体的な応用例または特異的実装技術の関連との両方で,より高い効率のための改良されてきた。本論文では,この歴史上に構築し,Xilinx FPGA,発電機ツールを必要としないビットマトリックス圧縮機の一般的実装について述べた。基本並列ビットカウンタの評価,系統的解析と部分的分解以前に提案されたカウンタと装置能力を適合させる柔軟な圧縮ターゲットを用いて完全に実装された建設発見のためのFPGA志向計量に寄与した。単一カラム集団数操作できるとして一般的実装は入力行列のアスペクト比の不可知論的であり同様増殖に用いることができる。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *FPGA ,  計算機械 ,  圧縮機 ,  加算 ,  高速度 ,  FIRフィルタ ,  計数器 ,  積算 ,  アスペクト比 ,  乗算 ,  多重化
準シソーラス用語： 実装技術 ,  オペランド ,  算数 , 【Automatic Indexing@JST】

分類 (1件)： ディジタルフィルタ  (NC04022Z)

タイトルに関連する用語 (3件)： FPGA ,  行列 ,  総和