文献

J-GLOBAL ID：201702261572171847   整理番号：17A0689841

FPGAを用いたCNNの最適ハードウェア構成とその二値化検討

著者 (7件)： 植吉晃大 (北大 大学院情報科学研究科) ,  安藤洸太 (北大 大学院情報科学研究科) ,  折茂健太郎 (北大 大学院情報科学研究科) ,  高前田伸也 (北大 大学院情報科学研究科) ,  池辺将之 (北大 大学院情報科学研究科) ,  本村真人 (北大 大学院情報科学研究科) ,  浅井哲也 (北大 大学院情報科学研究科)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 117  号： 46(RECONF2017 1-21)  ページ： 31-36  発行年： 2017年05月15日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 畳み込みニューラルネットワーク(CNN:Convolutional Neural Network)は,多くの分類・予測問題において非常に高い精度を達成することができる学習モデルである。CNNを実用的に動作させるために,面積・電力効率の優れたハードウェアアクセラレータが求められている。その一方で,ニューラルネットワークそのものの軽量化の取り組みが行われている。中でも,二値化ニューラルネットワークは,精度の低下を最小限に抑えながら,大量のリソースを消費する乗算器を省けることが報告されている。そこで本稿では,従来のCNNと二値化CNNの両方で複数の並列性を用いて,FPGA上に実装されたCNNの最適実装をリソースとメモリ帯域幅を用いて解析した。その結果,二値化を行なうことで,CNNが持ちうる全ての並列性を活用することができ,8.38TOPSという高い性能を得ることができた。(著者抄録)

シソーラス用語： *ニューラルネットワーク ,  *FPGA ,  *二値論理 ,  学習モデル ,  *並列処理 ,  高速計算 ,  性能評価 ,  探索問題 ,  最適化手法 ,  ディジタル信号プロセッサ ,  記憶容量 ,  並列演算
準シソーラス用語： 畳込みニューラルネットワーク ,  並列性【計算機処理】 ,  ハードウェアアクセラレータ ,  最適化アルゴリズム ,  最適化探索 ,  DSP【プロセッサ】

分類 (2件)： 人工知能  (JE08000Z) ,  集積回路一般  (NC03161C)

引用文献 (10件)：

• C. Zhang, P. Li, G. Sun, Y. Guan, B. Xiao, and J. Cong, ′′Optimizing fpga-based accelerator design for deep convolutional neural networks,′′ Proceedings of the 2015 ACM/SIGDA International Symposium on Field-Programmable Gate Arrays, pp.161-170, FPGA '15, ACM, New York, NY, USA, 2015.
• M. Motamedi, P. Gysel, V. Akella, and S. Ghiasi, ′′Design space exploration of fpga-based deep convolutional neural networks,′′ 2016 21st Asia and South Pacific Design Au-tomation Conference (ASP-DAC), pp.575-580, 2016.
• A. Rahman, J. Lee, and K. Choi, ′′Efficient fpga acceleration of convolutional neural networks using logical-3d compute array,′′ 2016 Design, Automation Test in Europe Conference Exhibition (DATE), pp.1393-1398, 2016.
• I. Hubara, M. Courbariaux, D. Soudry, R. El-Yaniv, and Y. Bengio, ′′Quantized neural networks: Train-ing neural networks with low precision weights and ac-tivations,′′ CoRR, vol.abs/1609.07061, 2016. http://arxiv.org/abs/1609.07061
• J. Cong and B. Xiao, ′′Minimizing computation in con-volutional neural networks,′′ ICANN 2014: 24th Interna-tional Conference on Artificial Neural Networks, pp.281-290, Springer International Publishing, Cham, 2014.

タイトルに関連する用語 (4件)： FPGA ,  CNN ,  ハードウェア ,  二値化