文献

J-GLOBAL ID：201702261595492510   整理番号：17A1550658

40nmエピタキシャルダイオードアレイとCMOS集積化中のひ素自己ドーピングのトラッピング解析と対策【Powered by NICT】

Trapping analysis and countermeasure for arsenic auto-doping in 40-nm epitaxial diode arrays and CMOS integration

著者 (10件)： Liu Yan (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Micro-system and Information Technology, Chinese Academy of Sciences, Shanghai 200050, China) ,  Wang Heng (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Micro-system and Information Technology, Chinese Academy of Sciences, Shanghai 200050, China) ,  Wang Heng (University of Chinese Academy of Sciences, Beijing 100049, China) ,  Liu Bo (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Micro-system and Information Technology, Chinese Academy of Sciences, Shanghai 200050, China) ,  Liu Bo (Suzhou University of Science and Technology, School of Chemical Biology and Materials Engineering, Suzhou 215009, Jiangsu Province, China) ,  Cheng Yan (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Micro-system and Information Technology, Chinese Academy of Sciences, Shanghai 200050, China) ,  Song Sannian (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Micro-system and Information Technology, Chinese Academy of Sciences, Shanghai 200050, China) ,  Wu Liangcai (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Micro-system and Information Technology, Chinese Academy of Sciences, Shanghai 200050, China) ,  Zhou Dong (Key Laboratory of Functional Materials and Devices for Special Environments, Xinjiang Technical Institute of Physics and Chemistry, Chinese Academy of Sciences, Urumqi 830011, China) ,  Song Zhitang (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Micro-system and Information Technology, Chinese Academy of Sciences, Shanghai 200050, China)
資料名： Materials Science in Semiconductor Processing  (Materials Science in Semiconductor Processing)
巻： 71  ページ： 326-331  発行年： 2017年 
JST資料番号： W1055A  ISSN： 1369-8001  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 本研究では,Asオートドーピングのトラッピング機構を解析する方法をエピタキシャルダイオードアレイとCMOS集積化した。提案されている三段階シリコンエピタキシャル成長における温度-圧力最適化により,As捕獲機構を明らかにし,自動ドーピング効果を効率的に抑制した。最も重要なことは,シフトCMOSデバイス技術コンピュータ支援設計(TCAD)シミュレーション結果によれば40nmウエハ受入試験(WAT)目標値を満たすために調整した。高分解能透過型電子顕微鏡(HRTEM)像は,シリコンエピタクシーの周期的格子構造はこの三段階エピタキシャル成長中に形成されたことを明らかにした。表面及びバルクAsダイオードのアレイとCMOS領域の自動ドーピングプロフィルを二次イオン質量分光法(SIMS)により調べた。Asドーピング効果は,それぞれキャッピングと主なエピタクシー蒸着における1100°Cのより高い温度と10Torrの低いバックグラウンド分圧により抑制され,エピタキシャル膜品質を損なうことなくできることを示した。最適ダイオードアレイプロセスによれば,4.5の正規化埋込みN+層(BNL)ドーピングレベルを用いて,16×16ビット4F~2ダイオードアレイにおける60Ω/sq,高いオン電流密度1.47×107cm2の低いワード線(WL)直列抵抗を達成した。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： 格子構造 ,  捕獲 ,  *ダイオード ,  CAD【計算機】 ,  *CMOS ,  エピタクシー ,  シミュレーション ,  分圧 ,  最適化 ,  電流密度 ,  スペクトロスコピー
準シソーラス用語： 直列抵抗 ,  ドーピング効果 ,  HRTEM ,  *トラッピング , 【Automatic Indexing@JST】

著者キーワード (4件)： 自己ドーピング機構 ,  エピタキシャル成長 ,  ダイオードアレイ駆動 ,  プロセス適合性

分類 (2件)： トランジスタ  (NC03070N) ,  固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (7件)： CMOS ,  集積化 ,  ひ素 ,  自己ドーピング ,  トラッピング ,  解析 ,  対策