文献

J-GLOBAL ID：201702261753278783   整理番号：17A1090590

スケーリングブースタを使ったiN7の低トラック高度標準セルの設計

Low Track Height Standard cell Design in iN7 using Scaling Boosters

著者 (15件)： SHERAZI S. M. Y. (IMEC, Heverlee, BEL) ,  JHA C. (KU Leuven, Leuven, BEL) ,  RODOPOULOS D. (IMEC, Heverlee, BEL) ,  DEBACKER P. (IMEC, Heverlee, BEL) ,  CHAVA B. (IMEC, Heverlee, BEL) ,  MATTI L. ,  BARDON M. G. (IMEC, Heverlee, BEL) ,  SCHUDDINCK P. (IMEC, Heverlee, BEL) ,  RAGHAVAN P. (IMEC, Heverlee, BEL) ,  GEROUSIS V. ,  SPESSOT A. (IMEC, Heverlee, BEL) ,  VERKEST D. (IMEC, Heverlee, BEL) ,  MOCUTA A. (IMEC, Heverlee, BEL) ,  KIM R. H. (IMEC, Heverlee, BEL) ,  RYCKAERT J. (IMEC, Heverlee, BEL)
資料名： Proceedings of SPIE  (Proceedings of SPIE)
巻： 10148  ページ： 101480Y.1-101480Y.8  発行年： 2017年 
JST資料番号： D0943A  ISSN： 0277-786X  CODEN： PSISDG  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： iN7技術の3つの主要な標準セルアーキテクチャ・オプション(7.5,6.5,6のトラック高度)の進化を記述し,論じた。標準セルの開発では,スケーリングブースタの役割も実証した。MINTとライン金属の中間中心,自己整合ゲート接触(SAGC),及び埋込み電源レールなどのスケーリング・ブースタを使用すると,iN7ノードの7.5トラック設計に対して最大45%の顕著な面積利得を持つセルライブラリを導いた。標準セルの3つのライブラリを電気的に特徴付け,全体的な分析によれば,6.5及び6トラックライブラリは4.5~5%遅いが,7.5Tライブラリに比べて約24.2%少ないリークを示した。

シソーラス用語： 装置 ,  高さ ,  *標準電池 ,  製品開発 ,  電源装置 ,  レール ,  接触 ,  自己整合 ,  CMOS ,  コンタクトホール ,  半導体素子 ,  *配置設計
準シソーラス用語： CPP【半導体】 ,  スケーリングブースタ ,  *セル設計 ,  トラック高度 ,  ブースタ ,  自己整合ゲート接触 ,  電源レール

分類 (1件)： 電子回路一般  (NC05010N)

タイトルに関連する用語 (4件)： トラック ,  高度 ,  標準セル ,  設計