文献

J-GLOBAL ID：201702262039880142   整理番号：17A0966781

CPU+GPU不均一プラットフォームに基づくHEVC(高効率映像符号化復号器の並列加速【Powered by NICT】

Parallel acceleration of HEVC decoder based on CPU+GPU heterogeneous platform

著者 (2件)： Ma Aidi (School of Information and Communication Engineering, Dalian University of Technology, Dalian, China) ,  Guo Chengan (School of Information and Communication Engineering, Dalian University of Technology, Dalian, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICIST  ページ： 323-330  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 高効率ビデオ符号化(HEVC)規格,2013年に発行された最新世代ビデオ符号化規格は,符号器/復号器の計算の複雑さを大きく増加のコストと同等の知覚的ビデオ品質のための約50%ビットレート低減において既存の規格に比べて圧縮性能を著しく改善した。復号化効率を改善するために,著者らは,HEVC復号器のためのCPU+GPU不均一プラットフォームに基づく並列復号化アルゴリズムのセットを設計し,そこでは,逆量子化(IQ),逆離散コサイン変換(IDCT),日内/間復号器,デブロッキングフィルタ(DF),とサンプル適合オフセット(SAO)を含む,高い計算複雑性を持つ再構成プロセスが並列におけるGPUによって処理されるが,ネットワーク抽象層(NAL)ビットストリーム構文解析とCABACビットストリーム復号化は内部文脈関連性による並列実装には適していないことを考慮に連続アルゴリズムを用いたCPUによる処理した。計算統一デバイスアーキテクチャ(CUDA)を用いて並列アルゴリズムを実装し,様々なビデオ列を用いてそれらを試験した。実験結果は,この方法が全復号化プロセスのための計算効率の顕著な改善を達成することができ,HDビデオのための第二当たり39フレーム以上を用いた実時間復号化を達成できることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： オフセット ,  計算量 ,  録画装置 ,  再構成 ,  *復号器 ,  量子化 ,  規格 ,  ネットワーク ,  符号器 ,  復号化
準シソーラス用語： ビットストリーム ,  ビットレート ,  *ビデオ符号化 ,  *高効率 ,  *H.265/HEVC , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (7件)： 不均一 ,  プラットフォーム ,  HEVC ,  高効率 ,  映像符号化 ,  復号器 ,  加速