文献

J-GLOBAL ID：201702262140730040   整理番号：17A1256981

株(BEOL)設計ルール研究の複雑なバックエンドのためのレイアウトに基づくモンテカルロシミュレーション(LBMCS)【Powered by NICT】

Layout based Monte-Carlo simulation (LBMCS) for complex back end of line (BEOL) design rule study

著者 (4件)： Shao Dongbing (IBM Semiconductor Technology Research, 257 Fuller Rd, Albany, NY) ,  Clevenger L. A. (IBM Semiconductor Technology Research, 257 Fuller Rd, Albany, NY) ,  Chen Shyng-Tsong (IBM Semiconductor Technology Research, 257 Fuller Rd, Albany, NY) ,  Wong Robert (IBM Semiconductor Technology Research, 257 Fuller Rd, Albany, NY)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： IITC  ページ： 1-3  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： スケーリング要求を支援する新しい技術を調べるためにBEOLプロセス/統合ストライドが,BEOL設計ルールはプロセスの複雑さのためにスケーリング設計が妨げられている。全ての関連するプロセス変動を考察し,これら変化の組み合わせである故障率を計算できる設計ルール計算ツールが,強く求められている。本論文では,この目的のためのレイアウトベースモンテカルロシミュレーション(LBMCS)ツールを導入し,三種類の使用例を示した。症例1はによるは自己整合によるプロセスによる内部バーテックス以上の金属近くに置かれた場合,鋭い角の生成の可能性がある「バードビーク」失敗である。LBMCSはすべての変動を考慮した故障率を予測するのに役立つことができるが,解析的予測はほとんど不可能である。症例二は5のプロセス段階を含む接触寸法破壊によるものである。複雑な計算を容易に取り扱うことができるが,LBMCS出力が最も敏感なプロセス仮定(PA),製造(DfM)最適化のための収率と設計を改善するのを助けることができるを解析し,決定するのを助けることができることを示した。症例三は設計アークにおける競合する規則を解決するのを助けることである。設計ルールを超えたLBMCSに基づく新しい設計チェックオフフローを提案した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *故障率 ,  アーク放電 ,  自己整合 ,  予測 ,  最適化
準シソーラス用語： プロセス変動 ,  複雑性 ,  *モンテカルロシミュレーション ,  *バックエンド ,  *設計規則 ,  *BEOL , 【Automatic Indexing@JST】

分類 (3件)： 固体デバイス計測・試験・信頼性  (NC03040G) ,  半導体集積回路  (NC03162T) ,  固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (7件)： 株 ,  BEOL ,  設計ルール ,  研究 ,  バックエンド ,  レイアウト ,  モンテカルロシミュレーション