文献

J-GLOBAL ID：201702262149694369   整理番号：17A1254833

伝達HC2EX FPGAプロセッサ上でのハイブリッド漏れ積分発火SNNの加速のためのアーキテクチャ【Powered by NICT】

An Architecture for the Acceleration of a Hybrid Leaky Integrate and Fire SNN on the Convey HC-2ex FPGA-Based Processor

著者 (10件)： Kousanakis Emmanouil ,  Dollas Apostolos ,  Sotiriades Euripides ,  Papaefstathiou Ioannis ,  Pnevmatikatos Dionisios N. ,  Papoutsi Athanasia ,  Petrantonakis Panagiotis C. ,  Poirazi Panayiota ,  Chavlis Spyridon ,  Kastellakis George
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： FCCM  ページ： 56-63  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 神経形態学的コンピューティングはカスタム集積回路(ディジタルとアナログ)による飛躍的により拡張されており,産業や政府出資プロジェクト(例えばTrueNorthとBrainScaleS,それぞれ)によって開発された大規模プラットフォーム。問題,機械学習と深層学習アルゴリズムに現れる可能性があることなどを解決するための傾向は,並列性と神経形態学的計算のためのであるが,ヒトの脳をモデル化するためには,脳高精度ニューロモルフィック計算に実質的な作業である。な形計算では,ホジキンのようなニューラルネットワーク(SNN)の添加とH uxleyモデルは様々な技術,FPGAを含むに写像した。本研究では,大脳皮質のニューロンの一般的な特性をシミュレートできる詳細なハイブリッド漏れ積分発火SNNのための非常に効率的なFPGAベースアーキテクチャを提案した。このアーキテクチャは設計を再コンパイルする必要性,および可塑性ルールを持たないニューロンの任意のスパースO(n2)相互接続を支持し,Intel(R)Xeon(R)CPU上のソフトウェアシミュレータ脳における240個のニューロン対同じモデルに自明でないデータのためのE5 2620ν2@2.10 923x GHz,すなわち参照最新ソフトウェアの高速化を四FPGA伝達2exハイブリッドコンピュータ上で生じた。参照,ソフトウェアは単一コアであるが,高速化は,アプリケーションは複数のFPGA間でよく機能することを示したが,これは任意の相互接続要求のために汎用コンピュータの事例ではない。参照システムに12以下のニューロン対百ニューロンまでFPGAベースアプローチは,ヒト脳の部分の高度に詳細なモデルを導いた。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 学習アルゴリズム ,  *計算機アーキテクチャ ,  高速化 ,  ニューラルネットワーク ,  *FPGA ,  ヒト ,  機械学習 ,  *演算プロセッサ ,  相互接続 ,  モデリング ,  応用プログラム ,  ニューロン ,  *積分 ,  ディジタル方式
準シソーラス用語： 神経形態学 , 【Automatic Indexing@JST】

分類 (2件)： ニューロコンピュータ  (JC06010Q) ,  人工知能  (JE08000Z)

タイトルに関連する用語 (6件)： FPGA ,  プロセッサ ,  積分 ,  発火 ,  加速 ,  アーキテクチャ