抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本論文では,CPUとGPUプラットフォームのためのスパーステンソル倍密行列多重(SpTTM)の最適設計と実装を提示した。プリミティブをテンソル法に基づくデータ解析とマイニング業務に重要なボトルネックである,Tucker分解など。テンソル間の明示的なデータ変換とマトリックス,従来手法であることを避けるために逐次SpTTMを設計し実装した。さらに,並列化によるマルチコアCPUとGPUシステムに及ぼすSpTTMを最適化し,ロックを回避し,データの局所性を利用した。逐次SpTTMはCyclopsテンソル骨格からよりからのテンソルツールボックスと1.5×SpTTMよりも3.5倍まで速い。我々の並列アルゴリズムは,それぞれ著者らの逐次SpTTM上のNVIDIA K40c GPU上でのマルチコアIntel Corei7と18.8倍のスピードアップに4.1倍のスピードアップを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】