文献

J-GLOBAL ID：201702262636177755   整理番号：17A1276478

加齢を意識したディジタル合成アプローチ【Powered by NICT】

An ageing-aware digital synthesis approach

著者 (3件)： Duan Shengyu (School of Electronics and Computer Science, University of Southampton, UK) ,  Halak Basel (School of Electronics and Computer Science, University of Southampton, UK) ,  Zwolinski Mark (School of Electronics and Computer Science, University of Southampton, UK)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： SMACD  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： CMOS技術の収縮のために,バイアス温度不安定性(BTI)のような摩耗機構は回路の信頼性に対する懸念成長を高めた。BTIはCMOSデバイスにおけるしきい値電圧シフトを誘発し,その結果,回路遅延を増加させることができる。現代合成プロセスに使用できるエージングを意識したゲートレベル最適化手法を提示した。与えられた面積とタイミング制約下で改善された寿命信頼性を与える回路を最適化することである。新しい感度計量は,面積増加,遅延の削減,分解還元と設計制約の関数として提案した。感度計量は,回路タイミング,寿命または両方の点で最も好ましいゲートを選択するために調整することができる。最高感度を有するゲートをサイジング反復により,著者らの提案した最適化の流れは,実現可能な面積とタイミング制約を満たし,3.3×までの寿命の改善を与えることができる。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 最適化 ,  最適化手法 ,  *ディジタル方式 ,  高感度 ,  サイジング ,  信頼性
準シソーラス用語： タイミング制約 ,  回路遅延 ,  閾値電圧シフト ,  回路信頼性 ,  摩耗機構 ,  バイアス温度不安定性 ,  CMOS技術 , 【Automatic Indexing@JST】

分類 (2件)： 固体デバイス計測・試験・信頼性  (NC03040G) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： 加齢 ,  意識 ,  ディジタル