文献

J-GLOBAL ID：201702262662657697   整理番号：17A1254499

高性能CMOS集積したPWM/PFMモードDC-DCバックコンバータ【Powered by NICT】

High performance CMOS integrated PWM/PFM dual-mode DC-DC buck converter

著者 (3件)： Yu Junho (School of electrical and computer engineering, Chungbuk National University, Cheong-ju, chungbuk, 361-763 Korea) ,  Hwang Inwoo (School of electrical and computer engineering, Chungbuk National University, Cheong-ju, chungbuk, 361-763 Korea) ,  Kim Namsoo (School of electrical and computer engineering, Chungbuk National University, Cheong-ju, chungbuk, 361-763 Korea)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： EPE  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,携帯用途のための二重モードCMOS集積DC-DCバックコンバータを提案した。提案したデュアルモードバックコンバータは,PFM(パルス周波数変調)およびPWM(パルス幅変調)モードによって制御されるように設計されている。広い電流範囲と高電力効率の応用のための変換器を30~200mAの負荷電流範囲を持つ3.3~5.0Vの電池源を用いた0.5~3.0Vの電圧を発生させた。負荷電流は50mA下で低く,PFM制御高電力効率を得るために適用されるが,PWM負荷電流の高い範囲で動作するように設計されている。リング型VCO(電圧制御発振器)は,PFM回路で使用され,出力電流に対応する可変周波数を提供する。PWM制御回路では,コンバータのフィードバック回路に適用されている検出電流とランプ信号の組合せ。提案した二重モードDC-DCバックコンバータは,0.18μm CMOSプロセスと統合した。シミュレーション結果は変換器は良く制御されたラインと負荷調整を提供する電力効率80~90%であることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 電圧 ,  PFM【信号】 ,  帰還回路 ,  変換器 ,  *CMOS ,  VCO【発振器】 ,  PWM【信号】 ,  周波数 ,  電流 ,  シミュレーション ,  PWM制御 ,  電力効率
準シソーラス用語： 負荷電流 ,  デュアルモード ,  *バックコンバータ , 【Automatic Indexing@JST】

分類 (2件)： 電源回路  (NC05060Q) ,  電力変換器  (NB08030B)

タイトルに関連する用語 (7件)： 高性能 ,  CMOS ,  集積 ,  PWM ,  PFM ,  DC ,  バックコンバータ