文献

J-GLOBAL ID：201702263184919424   整理番号：17A1641315

低電力DFTのためのLoCCoベーススキャンチェーン縫合【Powered by NICT】

LoCCo-Based Scan Chain Stitching for Low-Power DFT

著者 (4件)： Pathak Shalini (STMicroelectronics Pvt. Ltd., Greater Noida, India) ,  Grover Anuj (STMicroelectronics Pvt. Ltd., Greater Noida, India) ,  Pohit Mausumi (Gautam Buddha University, Greater Noida, India) ,  Bansal Nitin (Invecas Technologies Pvt. Ltd., Noida, India)
資料名： IEEE Transactions on Very Large Scale Integration (VLSI) Systems  (IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻： 25  号： 11  ページ： 3227-3236  発行年： 2017年 
JST資料番号： W0516A  ISSN： 1063-8210  CODEN： ITCOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： システムオンチップのスキャン試験中の電力消費は機能モード中のそれよりも有意に高いこと,信頼性,歩留り問題を引き起こす可能性がある。本論文では,低電力試験を達成するために論理クラスタ可制御性(LoCCo)に基づくスキャンチェーン縫合方法論を提案した。スキャンチェーン縫合はスキャンチェーンの開始時に高い試験組合せ要求にフリップフロップを配置することにより,消費電力を考慮したもので,一方,より低い試験組合せ要求にフリップフロップをスキャンチェーンの終わりに向かってした。試験組合せ要求は,簡単な論理クラスタとフリップ-フロップ可制御性同定アルゴリズムにより推定した。この方法はスキャンチェーンの開始に対する統合care bitに役立つ。,顕著に低いシフトイン転移はテストパターンで達成された。28FDSOIと40nm CMOS技術におけるITC’99と工業デザインからの結果は,23.1%までの全シフトイン転移還元と提案した方法を用いた平均シフト電力低減21.6%までを示した。LoCCo方法論の使用は,従来法と比較してレイアウトにおける無視できるルーティングふくそうオーバヘッドを示した。LoCCoも他のベクトル再秩序化低電力方法を適用し,Bonhommeら独立に達成とほぼ同じパワー低減と計算時間3.5×減少を得るための塩基として使用されている。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 電力消費 ,  アルゴリズム ,  歩留り ,  クラスタ ,  経路選定 ,  テストパターン ,  可制御性 ,  *走査 ,  *縫合術 ,  双安定回路 ,  信頼性 ,  消費電力
準シソーラス用語： 電力低減 ,  システムオンチップ ,  *低電力化 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (3件)： 低電力 ,  DFT ,  縫合