文献
J-GLOBAL ID:201702263313624274   整理番号:17A1570299

現代真空電子デバイスのmicro/nano製造への導入【Powered by NICT】

Introduction to the micro/nano-fabrication of modern vacuum electronic devices
著者 (7件):
資料名:
巻: 2017  号: IVNC  ページ: 4-5  発行年: 2017年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
真空マイクロ/ナノ電子デバイスは放射線耐性,温度耐性,高動作周波数と出力電力の利点を有していた。超高速トランジスタ[1+2],可搬型かつ高速のスイッチX線源[3],自由電子レーザ[4],電界放出ディスプレイ[5]などへの応用のための有望な候補と見なされた。最新の真空電子の開発においては,低駆動電圧の統合コンパクトアドレス可能な均一なデバイスを達成するための重要な課題の一つである。今日,最も研究されたデバイス構造は,統合された制御ゲートを有するミクロ/ナノエミッタであり,「ゲート」デバイスと呼ぶ。ゲートとカソード間の分離はサブミクロスケール,ナノスケールへも狭いで制御される(<100 nm)[2+6]。真空ミクロ/ナノ電子素子の作製は集積回路(IC)互換技術,すなわち,リソグラフィー,エッチング,と金属化に基づいている。しかし,均一な統合ゲートデバイスを実現するために必要とされるいくつかの特定手順。その中で,整列したリソグラフィー(呼いわゆる「自己整合」法)を使用せずに正確に定義されたデバイス構造の形成は,広く用いられるものである。自己整合法は,局在化した,正確で大面積構造定義を確実にした。自己整合プロセスの使用は過去数十年における真空マイクロ/ナノエレクトロニクスの開発に導くことを多くの革新の一つである。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
トランジスタ 
タイトルに関連する用語 (2件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る