文献

J-GLOBAL ID：201702263828487154   整理番号：17A0048504

高直線性とエネルギー効率の良いスイッチングを備えた12ビット10MS/s SAR ADC

A 12-Bit 10 MS/s SAR ADC With High Linearity and Energy-Efficient Switching

著者 (3件)： Liu Shubin (School of Microelectronics, Xidian University, Xi’an, China) ,  Shen Yi (School of Microelectronics, Xidian University, Xi’an, China) ,  Zhu Zhangming (School of Microelectronics, Xidian University, Xi’an, China)
資料名： IEEE Transactions on Circuits and Systems 1: Regular Papers  (IEEE Transactions on Circuits and Systems 1: Regular Papers)
巻： 63  号： 10  ページ： 1616-1627  発行年： 2016年 
JST資料番号： C0226B  ISSN： 1549-8328  CODEN： ITCSCH  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本書では,線形性とエネルギー効率が向上した12ビット10MS/s SAR ADCを紹介する。新しいスイッチング方式(COSS)が,SAR ADCにおける消費電力とコンデンサの整合要件を軽減するために提案された。提案方式のスイッチングエネルギー(スイッチングエネルギーおよびリセットエネルギーを含む),総容量および静的性能(INLおよびDNL)は,従来のアーキテクチャに比べてそれぞれ98.08%,75%および75%低減される。コンパレータの入力寄生容量に起因する非線形誤差の解析に基づいて,入力寄生容量の非直線性を軽減するために,プッシュプルプリアンプと出力オフセット記憶(OOS)方式の改良型コンパレータが提案されている。コンパレータのオフセットキャンセル信号は,余分なクロックを必要とせずに,自動的に非同期タイミングで生成することができる。さらに,中速の12ビットADCの精度が不十分な寄生容量やスレッショルド電圧によって引き起こされる歪みを除去するために,SFDR強化ブートストラップスイッチが提案されている。提案されたADCは0.18μm 1P6M CMOSプロセスで製造され,その測定結果は,10MS / sのサンプリングレートでADCが66.9dBのSNDRと75.8dBのSFDRを達成し,0.82mWを消費し,その結果, 評価指数(FOM)44.2 fJ /変換ステップを示す。ピークDNL誤差は+ 0.36 / -0.33 LSBで,ピークINL誤差は+ 0.55 LSB / -0.6 LSBである。 ADCコアの有効エリアの専有面積はわずか630μm×570μm²である。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST

シソーラス用語： *AD変換器 ,  線形性 ,  エネルギー効率 ,  *スイッチ回路 ,  漂遊容量 ,  電子回路 ,  半導体集積回路 ,  *コンパレータ ,  前置増幅器 ,  プッシュプル増幅器 ,  電圧
準シソーラス用語： *SAR-ADC ,  ADC【変換器】 ,  逐次比較型A-Dコンバータ ,  *スイッチング回路 ,  寄生容量 ,  ブートストラップ回路 ,  CMOS集積回路 ,  *比較器 ,  プリアンプ ,  オフセット電圧

分類 (2件)： AD・DA変換回路  (NC05080M) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： 高直線性 ,  エネルギー効率 ,  スイッチング ,  ビット ,  SAR ,  ADC