文献

J-GLOBAL ID：201702263916354657   整理番号：17A1569288

FPGAを用いたSM4GCMのための実現法【Powered by NICT】

An implementation method for SM4-GCM on FPGA

著者 (5件)： Li Li (Department of Electronic and Information Engineering, Beijing Electronic Science and Technology Institute, Beijing, China) ,  Yang Feng (Department of Electronic and Information Engineering, Beijing Electronic Science and Technology Institute, Beijing, China) ,  Pan Yaoming (Department of Electronic and Information Engineering, Beijing Electronic Science and Technology Institute, Beijing, China) ,  Mao Weihua (Department of Electronic and Information Engineering, Beijing Electronic Science and Technology Institute, Beijing, China) ,  Liu Cuijie (Department of Electronic and Information Engineering, Beijing Electronic Science and Technology Institute, Beijing, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： IAEAC  ページ： 1921-1925  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ネットワーク通信の急速な応答とセキュリティ要求のために,この論文では,低資源占有と高速処理速度を持つFPGA上での暗号化と認証方式SM4GCMの新しい実装法を開発した。この方法は独立した知的所有権を用いたSM4アルゴリズムを採用した。二SM4モジュールはピンポン操作によるデータ処理速度を改善するための暗号化に使用した。GHASHモジュールはArash乗算器を用いて並列実装し,変化は二次元行列乗算を避けるために作成し,乗算器実装の複雑さを低減した。ハードウェア性能における既存SM4GCMアルゴリズムとAES-GCMアルゴリズムと比較することにより,設計法は高いスループットと低い資源消費を有していることを証明した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 認証 ,  乗算器 ,  セキュリティ ,  ハードウェア ,  知的財産権 ,  *FPGA ,  アルゴリズム ,  二次元 ,  暗号 ,  スループット ,  データ処理
準シソーラス用語： 行列積 ,  並列実装 ,  処理速度 ,  ネットワーク通信 , 【Automatic Indexing@JST】

分類 (2件)： データ保護  (JD01020V) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (1件)： FPGA