抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
Cortex-A9内蔵RZ/AILはCortex-Aの標準割り込みコントローラGIC(Generic Interrupt Controller)アーキテクチャが搭載され,割り込み処理はCPUのマニュアルを読む必要がある。本論文では,1)GIC割り込み要求受付初期設定1,2)CPUインタフェイス初期設定,3)GIC割り込み要求受付初期設定2,4)CPU初期設定からなる割り込み処理の初期設定フローを示した。次に,割り込み応答レジスタ(IARレジスタ)に割り込んできた周辺回路の番号に応じて割り込み処理プログラムを起動するという基本メカニズムを説明し,256の割り込みソース,517レベルの割り込み要因が規定されていることを論じた。実際にタイマとUART(Universal Asynchronous Receiver/Transmitter)の割り込み番号に応じ,割り込み処理を行うプログラムを説明した。FIFO(First-In First-Out)内蔵シリアル・コミュニケーション・コントローラは5チャネルあり,I/O構造体レジスタの定義は8/16/32ビットが混在しているので,パディングを入れることで同じソフトウェアで制御できることを論じた。また,RZではUARTの送信割り込みと受信割り込みが別々の割り込みIDになっている特徴を示した。