文献

J-GLOBAL ID：201702264167344906   整理番号：17A1293213

BCH符号に基づくNANDフラッシュ誤り訂正アルゴリズムの設計と実装【JST・京大機械翻訳】

Design and implementation of BCH-ECC system for NAND Flash

著者 (3件)： Chen Zhaolin (南京電子技術研究所 南京 210039) ,  Zhang Jinning (南京電子技術研究所 南京 210039) ,  Chen Hui (南京電子技術研究所 南京 210039)
資料名： Dianzi Celiang Jishu  (Dianzi Celiang Jishu)
巻： 40  号： 3  ページ： 127-132  発行年： 2017年 
JST資料番号： C3330A  ISSN： 1002-7300  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 現在のNANDフラッシュメモリ構造の特性に従って,高い誤り訂正能力を有するECC検査回路構造を提案し,効率的並列BCHコンパイラの回路を設計し,キー方程式の計算プロセスにおいて,逆BMアルゴリズムを採用した。反復過程における有限領域の逆演算を避けた。パイプライン技術とピンポン操作技術を通して、比較的小さいハードウェア資源のコストで誤り訂正回路のデータスループット性能を向上させた。この回路をXilinx Vivado上でシミュレーションし,試験結果を解析した。試験結果により,同じクロック周波数において,本誤り訂正回路のデータスループットは,典型的シリアル誤り訂正回路の8倍であり,そして,復号器速度は,2段パイプライン復号器によって,大いに改善され,そして,復号効率は,大いに改善された。同時に,誤り訂正能力は,現在のNANDフラッシュ技術の要求を満たすことができた。従来のNANDフラッシュ誤り訂正回路と比較して,この誤り訂正回路は,強い移植性と柔軟性を有し,BCH符号のチェックビット数を調整することによって,異なる誤り訂正要求を満たすことができた。Data from Wanfang. Translated by JST【JST・京大機械翻訳】

シソーラス用語： 復号器 ,  演算 ,  *BCH符号 ,  復号化 ,  誤り訂正能力 ,  ハードウェア ,  *誤り訂正 ,  移植性 ,  柔軟性 ,  コンパイラ
準シソーラス用語： クロック周波数 ,  回路構成 ,  *NANDフラッシュ , 【Automatic Indexing@JST】

著者キーワード (4件)： error correction circuit ,  BCH code ,  NAND flash memory ,  FPGA

分類 (2件)： 符号理論  (ND02030R) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： BCH符号 ,  NANDフラッシュ ,  誤り訂正 ,  アルゴリズムの設計 ,  実装