文献

J-GLOBAL ID：201702264388407484   整理番号：17A1527083

FPGAに基づく4ポートRAMの設計と実現【JST・京大機械翻訳】

Design and Implementation of Quad-port RAM Based on FPGA

著者 (4件)： Lv Bo (中国科学院上海技術物理研究所,上海,200083) ,  Zhang Yong (中国科学院上海技術物理研究所,上海,200083) ,  Huang Kan (中国科学院上海技術物理研究所,上海,200083) ,  Shi Yongbiao (中国科学院上海技術物理研究所,上海,200083)
資料名： Yibiao Jishu yu Chuanganqi  (Yibiao Jishu yu Chuanganqi)
号： 1  ページ： 34-37  発行年： 2017年 
JST資料番号： C2449A  ISSN： 1002-1841  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 並列システムは,大量のデータ転送と交換のリアルタイム要求を効率的に満たすために,FPGAに基づく4ポートRAMを設計し,実現した。4ポートRAMは,2つの制御モジュール,1つのデュアルポートRAMモジュール,4つのキャッシュモジュール,および2つの制御モジュールによって構成される。デュアルポートRAMは,4ポートRAMのストレージエンティティとして使用される。キャッシュモジュールは,外部マルチプロセッサとデュアルポートRAMの間のインタフェイスデータバッファであり,3つのFIFOから構成され,外部マルチプロセッサの読み書き命令,アドレス,およびデータをそれぞれキャッシュするために使用される。制御モジュールは有限状態機械によって実現され、四つのキャッシュモジュールを分けることにより、デュアルポートRAMに対する読み書き操作を完成し、四ポートRAM機能を実現する。ソフトウェアテストと具体的な項目の応用は、システムの機能が正常であり、この方法は実行可能性と有効性があることを示した。Data from Wanfang. Translated by JST【JST・京大機械翻訳】

シソーラス用語： FIFO ,  有限状態機械 ,  データ転送 ,  *FPGA ,  *ポート ,  マルチプロセッサシステム ,  キャッシュメモリ
準シソーラス用語： アドレス ,  実時間 , 【Automatic Indexing@JST】

著者キーワード (6件)： FPGA ,  quad-port RAM ,  FIFO ,  dual-port RAM ,  finite state machine ,  parallel system

分類 (5件)： 記憶方式  (JC02040V) ,  集積回路一般  (NC03161C) ,  素粒子・核物理実験計測用エレクトロニクス  (BE01020Q) ,  データ通信  (ND11040A) ,  計算機網  (JC03000K)

タイトルに関連する用語 (4件)： FPGA ,  ポート ,  RAM ,  設計