抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
最近,IDベース暗号を構築するための鍵となる技術であるためのペアリングベース暗号は多くの注目を集めている。対の主要操作は有限体演算に定義された楕円曲線計算した。大きなプライム場運転のハードウェア実装であるペアリングに基づく暗号の実用性を改善するために重要である。本論文では,素数体におけるBN曲線上の最適アートペアリングのための的暗号プロセッサの並列処理アーキテクチャを提案した。提案した設計は,平行して主要な現場作業を完成するために二演算処理エンジン含んでいた。各エンジンは,ハードウェア資源を節約するために統一されたFp演算ユニットを設計した。このアーキテクチャは,産業需要を満たすと平行してRSAとECC暗号方式を実装するために用いることができる。設計は,Virtex-5FPGAデバイス上に実装した。結果は,著者らの設計は10592スライスを消費し,283,111クロックサイクル内で最適なアートペアリングを計算し,他の設計よりも速度と面積の間の良好なバランスを達成すること示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】