文献

J-GLOBAL ID：201702265724973519   整理番号：17A1635615

ZigBee送信機の物理層ブロックの設計とシミュレーション【Powered by NICT】

Design and simulation of physical layer blocks of ZigBee transmitter

著者 (10件)： Chaudhary Aaditya (National Institute of Technology Raipur) ,  Rusia Jaydeep (National Institute of Technology Raipur) ,  Gourav Kumar (National Institute of Technology Raipur) ,  Tripathi Parul (National Institute of Technology Raipur) ,  Pandey Janam (National Institute of Technology Raipur) ,  Majumdar Shubhankar (National Institute of Technology Raipur) ,  Naugarhiya Alok (National Institute of Technology Raipur) ,  Acharya Bibhudendra (National Institute of Technology Raipur) ,  Majumder Saikat (National Institute of Technology Raipur) ,  Verma Shrish (National Institute of Technology Raipur)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： I-SMAC  ページ： 347-351  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： モノのインターネットの使用と需要,続いて無線センサネットワークを開発する必要性を増加させるために,ZigBeeのような技術はますます重要になっている。特に,ZigBeeによって提供された低消費電力と低コストはより長い寿命,より小さい電池と広く受け入れを可能にする。スマート家庭,高度道路交通システム,即ち健康モニタリングシステム及び多くのようなIoT応用に最も適している。VerilogH DLによるZigbee送信機の建築設計を提案した。送信機は,種々のブロックの統合であるので,各ブロックをシミュレートし,それらの個々の結果は,この論文に提示されている。FPGA/ASIC上の効率的なハードウェア実装のために,設計の最適化は最も重要である。これは設計の建築符号化により行うことができる。アーキテクチャに対してシミュレーションを行い,後経路シミュレーション出力を本論文で提示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *送信機 ,  符号化 ,  センサネットワーク ,  建築設計 ,  FPGA ,  *シミュレーション ,  最適化 ,  ASIC ,  監視装置 ,  計算機アーキテクチャ
準シソーラス用語： ハードウェア実装 ,  低電力化 ,  無線センサネットワーク ,  モノのインターネット ,  *物理層 ,  *ZigBee規格 , 【Automatic Indexing@JST】

分類 (2件)： 計算機網  (JC03000K) ,  無線通信一般  (ND08010L)

タイトルに関連する用語 (5件)： ZigBee ,  送信機 ,  物理層 ,  設計 ,  シミュレーション