抄録/ポイント：
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
現代の大衆消費電子製品は,より薄いコンパクトなサイズに駆動されているので,その会合体パッケージサイズの縮小は必須である。還元パッケージ高さへの挑戦の一つは,基板高さを減少させ,基板は全パッケージのための高まっにおける必須比を提供することを与えられたことである。単層MIS(成形相互接続システム)は包装概要を効果的に減少させることができる革新的な組立技術の一つである。共通の基質とは異なり,MISは「コアレス」である,は,BTコアの占有を完全に排除できる。BTコアの除去をいくつかの利点がある。最初に,ウエハ型とPCB間の距離を短く,従ってデバイスの電気的性能を向上させることができる。第二に,MIS基板を誘電体層としてプリプレグの代わりに成形化合物を用いた。欠如BTコアの組合せにより,基板工程のコストを著しく低下させることができた。本論文では,試験試料は,伝統的なFCCSP製品と1L MIS基板FC製品を比較し,FO製品を前進させるために存在すると考えられた。この詳細比較により,MIS生成物はRF(無線周波数)とPMIC(電力管理IC)電子製品のための実現可能で信頼性のある代替組立解決策であることが証明されている。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
