文献

J-GLOBAL ID：201702266800978164   整理番号：17A1569727

段階SAR支援パイプラインA DCのためのロバストな完全動的残基増幅器【Powered by NICT】

A robust fully-dynamic residue amplifier for two-stage SAR assisted pipeline ADCs

著者 (3件)： Singh Shreya (ECE Department, IIIT-Delhi, Okhla Industrial Estate, Phase III, New Delhi, 110020) ,  Bahubalindruni Pydi (ECE Department, IIIT-Delhi, Okhla Industrial Estate, Phase III, New Delhi, 110020) ,  Goes Joao (Department of Electrical Engineering, Faculdade de Ciencias e Tecnologia, FCT, Universidade Nova de Lisboa and CTS-UNINOVA, 2829-516 Caparica, Portugal)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISCAS  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 12ビット80MS/s2段階SAR支援パイプラインA DCのためのロバストな,3段完全動的高利得剰余増幅器を提案した。パラメトリック増幅利得を強化するために提案開ループ増幅器に使用されている。回路の第三段階は動的ソースフォロワ(DSFs),増強を得るために関与し,また,種々の負荷とのプロセスコーナに対してロバスト性能を約束を実行した。回路は,31dBの利得,0.1mWの電力消費とシミュレーションから約1GHzの動作周波数を示した。回路コーナー性能利得と公称からの帯域幅で±20%±1dB以内にほぼ変化した。回路シミュレーションは1Vの電源電圧をもつ標準65nm CMOS技術で行った。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 回路シミュレーション ,  電力消費 ,  *ロバスト性 ,  パラメトリック増幅器 ,  *増幅器 ,  CMOS ,  利得 ,  帯域幅
準シソーラス用語： 電源電圧 ,  動作周波数 ,  ロバスト性能 ,  高利得 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  増幅回路  (NC05040U)

タイトルに関連する用語 (8件)： 段階 ,  SAR ,  支援 ,  パイプライン ,  DC ,  ロバスト ,  残基 ,  増幅器