文献

J-GLOBAL ID：201702267297484507   整理番号：17A1033761

ブーツ状態統計を用いた挑戦的なオンチップSRAMセキュリティ【Powered by NICT】

Challenging on-chip SRAM security with boot-state statistics

著者 (6件)： McMahan Joseph (University of California, Santa Barbara) ,  Cui Weilong (University of California, Santa Barbara) ,  Xia Liang (Microsoft) ,  Heckey Jeff (Avago Technologies) ,  Chong Frederic T. (University of Chicago) ,  Sherwood Timothy (University of California, Santa Barbara)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： HOST  ページ： 101-105  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： オンチップメモリは安全な記憶空間として最も安全なシステム設計者から見た,最も洗練された攻撃者を除く全ての眼を超えている。値は上書きや電力を除去しすると,データは持続する完全停止内部に蓄積されると仮定した。しかし,書き込みが起こるとして,ビット細胞は徐々に摩耗データは非対称方法(同じデータの反復書き込み)で書かれているならば,蓄積された情報は後に細胞の始動状態の統計的測定のみから部分的に再構成することができた。摩耗漏れに記憶システムの脆弱性を測定し,雑音のあるチャネルからのビットの回復プロセスをモデル化するための技法を提案した。130nm SRAMデバイスの上で提案技法を実証し,対策を使用しない場合,非常に単純な予測モデルが記述されている秘密のビットの27%を正確に再構築できることを示し 確率的RSA鍵を再建するために十分であった。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 再構成 ,  チャネル ,  記憶方式 ,  モデリング ,  *SRAM ,  安全性 ,  予測モデル ,  摩耗 ,  *セキュリティ ,  雑音 ,  システム設計
準シソーラス用語： 脆弱性 ,  攻撃者 ,  オンチップメモリ ,  *オンチップ , 【Automatic Indexing@JST】

分類 (2件)： 符号理論  (ND02030R) ,  データ保護  (JD01020V)

タイトルに関連する用語 (5件)： ブーツ ,  統計 ,  オンチップ ,  SRAM ,  セキュリティ