20nm CMOSにおける集積4×64GS/s8B AD変換器とDA変換器を用いた100Gb/sコヒーレントネットワークのための29.2A送信機と受信機【Powered by NICT】

Cao Jun; Cui Delong; Nazemi Ali; He Tim; Li Guansheng; Catli Burak; Khanpour Mehdi; Hu Kangmin; Ali Tamer; Zhang Heng; Yu Hairong; Rhew Ben; Sheng Shiwei; Shim Yonghyun; Zhang Bo; Momtaz Afshin

文献

J-GLOBAL ID：201702267359241946 整理番号：17A0417661

20nm CMOSにおける集積4×64GS/s8B AD変換器とDA変換器を用いた100Gb/sコヒーレントネットワークのための29.2A送信機と受信機【Powered by NICT】

29.2 A transmitter and receiver for 100Gb/s coherent networks with integrated 4×64GS/s 8b ADCs and DACs in 20nm CMOS

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=17A0417661&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=17A0417661&from=J-GLOBAL&jstjournalNo=W2441A") }}

著者 (16件)： , , , , , , , , , , , , , , ,
資料名：
巻： 2017 号： ISSCC ページ： 484-485 発行年： 2017年
JST資料番号： W2441A 資料種別：会議録 (C)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

100Gb/sおよびそれ以上の速度では,高いサンプリング速度データ変換器を集積したCMOS DSPベーストランシーバである地下鉄と長距離ネットワーク[1]に必須であることをコヒーレント検出に基づく位相敏感変調方式を実現するために重要である。二重偏波QPSKフォーマットをサポートするために,図に示されるように,コヒーレントシステムにおける位相情報を伝達し,抽出するために,4低電力DACとA DCが必要で,XI,XQ+,YI,とYQチャネル間維持されなければならない正確な位相配列(第29.2.1報)。100Gb/sで長距離伝送に対し,FECオーバヘッドのために,チャネル当たりボー速度は32Gb/sに達した。添加では,受信機は,しばしばストレスチャネルのためのロバストなクロック・データ・リカバリとSNR改善に対する64GS/sで二重サンプリングを必要とする。二重サンプリングもDSPは,送信機側に高頻度でより複雑な等化スキームより柔軟なスペクトル技術を実装することを可能にする。本論文では,100GコヒーレントD SPチップに完全に統合された受信機と送信機を報告し,8b分解能,標準20nm CMOSプロセスで作製した4×64GS/s AD変換器とDA変換器を用いた。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

, , , , , , , , , , , ,
, , 【Automatic Indexing@JST】

光通信方式・機器

, , , , , ,

前のページに戻る