文献

J-GLOBAL ID：201702267425804926   整理番号：17A0829114

MUTARCH:FPGAデバイスとIPセキュリティのためのアーキテクチャの多様性【Powered by NICT】

MUTARCH: Architectural diversity for FPGA device and IP security

著者 (5件)： Karam Robert (University of Florida, Gainesville, FL 32608) ,  Hoque Tamzidul (University of Florida, Gainesville, FL 32608) ,  Ray Sandip (NXP Semiconductor, Austin, TX 78735) ,  Tehranipoor Mark (University of Florida, Gainesville, FL 32608) ,  Bhunia Swarup (University of Florida, Gainesville, FL 32608)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ASP-DAC  ページ： 611-616  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： フィールドプログラマブルゲートアレイ(FPGA)は,物のインターネット(IoT),生物医学,および自動車システムを含む多様な応用の展開が増加している。しかし,特に現場再構成,運転中の不正改ざんと著作権侵害に対する効果的な保障措置だけでなく,FPGA構成ファイル(すなわちビットストリーム)のセキュリティが著しく不足している。bitstreram暗号化の現状は,高性能FPGAで利用できるのみであり,area/energy制約付きデバイスのための受け入れ難いほど高いオーバヘッドを招く,サイドチャネル攻撃に感受性である。本論文では,FPGA,すなわち,権限のない現場再プログラミング,FPGA知的所有権(IP)ブロックの著作権侵害,ビットストリームの標的悪意のある改質に関するすべての主要な攻撃に対する保護が可能なFPGAセキュリティ基本的に異なり,新しいアプローチを提案した。提案アプローチでは,FPGAに多様性原理によるセキュリティ,ソフトウェア領域でしばしば用いられるを採用している。物理的(静的)および論理(時変)配置の両者鍵を用いた他の構造的に異なる各装置に,攻撃者が他の上に攻撃を装備するために一つのデバイスに関する事前知識を利用できないことを保証した。はリバースエンジニアリングへの攻撃者ビットストリームとIPのための経済的動機を緩和する。アプローチは,現代の遠隔アップグレード技術と互換性があり,既存のFPGAツール流へのほんの僅かな変化のみを必要とする,FPGAセキュリティ一連の魅力的な添加である。著者らの実験結果により,提案アプローチは最悪の場合の14%遅延オーバヘッドと13%の面積オーバヘッドで改ざんと著作権侵害に対する証明可能高セキュリティを達成することを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： ソフトウェア ,  インターネット ,  互換性 ,  再構成 ,  *FPGA ,  *セキュリティ ,  暗号 ,  知的財産権 ,  *計算機アーキテクチャ ,  リバースエンジニアリング ,  サイバー攻撃
準シソーラス用語： 攻撃者 ,  サイドチャネル攻撃 ,  ビットストリーム ,  著作権侵害 ,  改竄 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  ディジタル計算機方式一般  (JC02010O)

タイトルに関連する用語 (5件)： FPGA ,  IP ,  セキュリティ ,  アーキテクチャ ,  多様性