文献

J-GLOBAL ID：201702267749423869   整理番号：17A1359787

スマートIoTのための13.72nW/Mbit待機電力をもつ65nm1.0V,1.84nsシリコン上の薄ボックス(SOTB)に埋め込まれたSRAM【Powered by NICT】

A 65 nm 1.0 V 1.84 ns Silicon-on-Thin-Box (SOTB) embedded SRAM with 13.72 nW/Mbit standby power for smart IoT

著者 (8件)： Yabuuchi Makoto (Renesas Electronics Corporation, Tokyo, 187-8588, Japan) ,  Nii Koji (Renesas Electronics Corporation, Tokyo, 187-8588, Japan) ,  Tanaka Shinji (Renesas Electronics Corporation, Tokyo, 187-8588, Japan) ,  Shinozaki Yoshihiro (Nippon Systemware Co. Ltd., Tokyo, 150-8577, Japan) ,  Yamamoto Yoshiki (Renesas Electronics Corporation, Tokyo, 187-8588, Japan) ,  Hasegawa Takumi (Renesas Electronics Corporation, Tokyo, 187-8588, Japan) ,  Shinkawata Hiroki (Renesas Electronics Corporation, Tokyo, 187-8588, Japan) ,  Kamohara Shiro (Renesas Electronics Corporation, Tokyo, 187-8588, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： VLSI Circuits  ページ： C220-C221  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 65nmシリコン上の薄ボックス(SOTB)に埋め込まれたSRAMを実証した。スリープモードにおけるバックバイアス(BB)制御を用いて,13.72nW/Mbit超低待機電力が観測され,これは正常待機モードと比較して1/1000に減少した。前方BBで測定した読み出しアクセス時間は1.0Vオーバードライブと25°Cで1.84ns,60%改善されている,そして,著者らは,380MHz動作を達成した。も提案局所養子ワード線幅制御を用いることにより達成される20%まで活性読み出しパワーの低減。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *SRAM ,  呼出時間
準シソーラス用語： ワード線 ,  スリープモード ,  *待機電力 , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： IoT ,  待機電力 ,  シリコン ,  ボックス ,  SRAM