文献

J-GLOBAL ID：201702268112058904   整理番号：17A1359363

HLshield:高レベル合成のための信頼度向上フレームワーク【Powered by NICT】

HLshield: a reliability enhancement framework for high-level synthesis

著者 (3件)： Fibich Christian (University of Applied Sciences Technikum Wien Vienna, Austria) ,  Horauer Martin (University of Applied Sciences Technikum Wien Vienna, Austria) ,  Obermaisser Roman (University of Siegen Siegen, Germany)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： SIES  ページ： 1-10  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 高位合成(HLS)はますますディジタル論理設計フローの重要な部分になっている。FPGA加速器または現代SoC FPGAのプログラマブル論理地域で実施したハードウェアオフロード設計の急速な開発は,CとC++のような一般的なプログラミング言語から論理を生成するために今日のHLSツールの能力により促進される。このような加速器は高い信頼性を要求される用途,安全が重要なシステムなどで使用されている場合,設計者は実行時間中に生じるソフトエラーの可能性を考慮する必要がある。本論文では,手で発生したハードウェア記述言語(HDL)コードにフォールトトレランス機能を追加する必要性を除去するために以前の研究と新しい技術からのアプローチを統合したHLSプロセスへの目的とする提案したHLShieldフレームワーク。提案したフレームワークは,元の高レベルソースコードの信頼性プロファイリングのための手段を提供する。ソースコードアノテーションを用いて望ましい保護方法を特定することにより信頼性向上ハードウェア記述の生成を可能にした。選択された解の信頼性を評価するための手段もフレームワークに含まれている。提案フレームワークの概念実現の証明であるerrorcorrectingコードによる元の高レベルソースコードにおける選択された変数に対応するレジスタとメモリを保護することができた。このプロセスは特に重要な変数を示唆するプロファイリングツールによって支持された。達成された信頼性改善は三ユースケース設計の多重保護レベルで行った故障注入実験を用いて評価した。評価は信頼性の重要な進歩を発生したハードウェアにおける記憶素子を保護したプロファイリング法を用いた場合に可能であることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 記憶装置 ,  ソフトエラー ,  記憶素子 ,  *ハードウェア ,  信頼性 ,  ハードウェア記述言語 ,  安全性 ,  FPGA ,  フォールトトレランス ,  レジスタ ,  加速器
準シソーラス用語： プロファイリング ,  実行時間 ,  システムオンチップ ,  高位合成 , 【Automatic Indexing@JST】

分類 (5件)： CAD,CAM  (JE10000A) ,  固体デバイス計測・試験・信頼性  (NC03040G) ,  汎用プログラミング言語  (JD03051H) ,  半導体集積回路  (NC03162T) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (3件)： 高レベル ,  信頼度 ,  フレームワーク