5nmモバイルSoC技術のためのPPACスケーリング可能性【Powered by NICT】

Badaroglu Mustafa; Xu Jeff; Zhu John; Yang Da; Bao Jerry; Song Seung-Chul; Feng Peijie; Ritzenthaler Romain; Mertens Hans; Eneman Geert; Horiguchi Naoto; Smith Jeffrey; Datta Suman; Kohen David; Chan Po-Wen; Chen Keagan; Chidambaram P. R. Chidi

文献

J-GLOBAL ID：201702268982342826 整理番号：17A1646267

5nmモバイルSoC技術のためのPPACスケーリング可能性【Powered by NICT】

PPAC scaling enablement for 5nm mobile SoC technology

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=17A1646267&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=17A1646267&from=J-GLOBAL&jstjournalNo=W2441A") }}

著者 (17件)： , , , , , , , , , , , , , , , ,
資料名：
巻： 2017 号： ESSDERC ページ： 240-243 発行年： 2017年
JST資料番号： W2441A 資料種別：会議録 (C)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

は非常に減少した寄生キャパシタンスを持つ電気的にゲートオールアラウンドナノワイヤアーキテクチャ(EGAA NW)を用いた5トラック標準セル設計のための5nmロジック技術スケーリングステップアップ全体論的アプローチを提示し,良好な短チャネル制御と強い駆動のための有効幅を増加させた。最小寄生容量ペナルティと接触抵抗を低減するための固有移動度の改善と基質歪みに対するGe凝縮によるSiGeチャネル,共形ラップアラウンド接触(CWAC)を示唆し,抵抗を介して金属とを低減するNチャネル移動度,最大マスク数減少のための改善されたチップ間パターン形成法を用いたEUV単回曝露金属パターン形成,及びAlメタライゼーションを改善するための金属ゲート(MG)ストレッサー,まだ提案されたエレクトロマイグレーション(EM)リスク軽減の検証を必要とする。FinFETはまだ電力性能面積コスト(PPAC)目標を達成するために5nm技術に拡張することができることを示した。EGAA NWは5nm PPACスケーリングを著しく改善する供給電圧50mVで可能にする。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

, , , , , , , ,
, , , , , , 【Automatic Indexing@JST】

トランジスタ

, , ,

前のページに戻る