文献

J-GLOBAL ID：201702269091283380   整理番号：17A0943214

高速キャリブレーションのためのデータ界面バッファ補償方式【Powered by NICT】

Data interface buffer compensation scheme for fast calibration

著者 (3件)： Shekhar Sameer (Client Computing Group, Intel Corporation, Hillsboro, OR, USA) ,  Jain Amit K. (Client Computing Group, Intel Corporation, Hillsboro, OR, USA) ,  Nukala Pooja (Client Computing Group, Intel Corporation, Hillsboro, OR, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISQED  ページ： 296-300  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： マイクロプロセッサとFPGAは,自己完結型試験と訓練回路の統合による簡単でコンパクトなプラットフォームを可能にし,プロセスと温度変動のためのデータインタフェースバッファの訓練は典型的な例である必要がある。緩衝液調整のための抵抗器のパッケージ埋め込みを研究し,単一抵抗器を利用する潜時の増加なしに多数の緩衝液を訓練する方式を提案した。SN比解析,過渡雑音シミュレーションとその結果としてのフィルタリング潜時を用いて,パッケージに対する補償抵抗器を埋め込む較正時間を減少させる5μsによる10の因子によるフィルタサイズを減少させる,ことを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： FPGA ,  雑音 ,  *高速度 ,  温度変動 ,  シミュレーション ,  *界面 ,  抵抗器 ,  フィルタリング ,  マイクロプロセッサ ,  SN比

分類 (3件)： 半導体集積回路  (NC03162T) ,  集積回路一般  (NC03161C) ,  増幅回路  (NC05040U)

タイトルに関連する用語 (4件)： キャリブレーション ,  界面 ,  バッファ ,  補償