文献

J-GLOBAL ID：201702269434722602   整理番号：17A1268934

MOD GDI技術を用いた低電力高速最適化された4ビットアレイ乗算器【Powered by NICT】

Low Power and High Speed Optimized 4-bit Array Multiplier Using MOD-GDI Technique

著者 (3件)： Kishore Pinninti ,  Sridevi P.V. ,  Babulu K.
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： IACC  ページ： 487-491  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 乗算器は,今日のデジタルデバイスの最も一般的に使用される要素である。ディジタル信号処理システムにおける高データスループットを達成するために,ハードウェア乗算は重要な因子である。エレクトロニクス素子を用いた新たな応用に依存して,種々のタイプの乗算器のが出現した。すべての乗算器の中で,基本乗算器はアレイ乗算器である。提案修正ゲート拡散入力(MOD GDI)法により最適化された,低電力および高速4ビットアレイ乗算器の設計を目的とした。この技術を用いて設計に必要なトランジスタの全伝搬遅延,消費電力,no.であるゲート拡散入力(GDI)とCMOS技術に比べてはるかに低下した。シミュレーションは,90nmプロセス技術を用いたメンターグラフィックスツールで行った。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 消費電力 ,  *乗算器 ,  電子技術 ,  *高速度 ,  トランジスタ ,  *最適化 ,  ハードウェア ,  *乗算
準シソーラス用語： CMOS技術 ,  伝搬遅延 ,  ディジタル信号処理 ,  *低電力化 , 【Automatic Indexing@JST】

分類 (2件)： 汎用演算制御装置  (JC04020N) ,  論理回路  (NC05070B)

タイトルに関連する用語 (6件)： GDI ,  低電力 ,  最適化 ,  4ビット ,  アレイ ,  乗算器