28nm低電力H KMG論理プロセスに及ぼす高速論理互換スプリットゲート埋込みフラッシュ【Powered by NICT】

Lee Yong Kyu; Jeon Changmin; Min Hongkook; Seo Boyoung; Kim Kwangtae; Kim Donghyun; Min Kyungsoo; Woo JongSung; Kang Hyunug; Chung YongSeok; Kim Minsu; Jang Jaejune; Yeom KyongSik; Kim Ji-Sung; Oh MyeongHee; Lee Hyosang; Cho Sunghee; Lee Duckhyung

文献

J-GLOBAL ID：201702269686576198 整理番号：17A1359913

28nm低電力H KMG論理プロセスに及ぼす高速論理互換スプリットゲート埋込みフラッシュ【Powered by NICT】

High-speed and logic-compatible split-gate embedded flash on 28-nm low-power HKMG logic process

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=17A1359913&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=17A1359913&from=J-GLOBAL&jstjournalNo=W2441A") }}

著者 (18件)： , , , , , , , , , , , , , , , , ,
資料名：
巻： 2017 号： VLSI Technology ページ： T202-T203 発行年： 2017年
JST資料番号： W2441A 資料種別：会議録 (C)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

28nm低電力H KMGロジックプロセス上の4Mbスプリットゲートeフラッシュ,これは高性能IoT応用のための最小ビットセルサイズ(0.03×-μm~2)を示すを開発した。高速動作(25が書き込み時間と2ms消去動作)でロバストな信頼性(500K,10年保持)は三重ゲートフラッシュアーキテクチャの最適化とワード線(WL)トランジスタのスケーリングにより達成された。LDD第1の方式を用いた高電圧トランジスタの新しい型はフラッシュIPにおける復号器ブロックの更なるスケーリングを可能にするために適用した。ディジタルVdd(1.0V)読み出し動作フラッシュP/E動作中の破壊を犠牲にすることなく高電圧トランジスタのしきい値電圧(V_th)を低下させることにより使用されている。モジュールプロセス概念を用いて,既存のRFおよび論理IPは修正なしに再使用できた。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

, , , , , , ,
, , , , , , 【Automatic Indexing@JST】

図形・画像処理一般 , 半導体集積回路 , トランジスタ , データ保護

, , , ,

前のページに戻る