文献

J-GLOBAL ID：201702269818303874   整理番号：17A1570551

低電力デルタ-シグマ変調器の歪とその抑制【Powered by NICT】

Distortion and its suppression in low-power delta-sigma modulator

著者 (1件)： Ishikuro Hiroki (Department of Electronics and Electrical Engineering, Keio University, Yokohama, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： MWSCAS  ページ： 452-455  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,DTシグマ-デルタ変調器における増幅器歪の影響を検討した。単一ビット量子化器を用いた二次変調器をモデル化し,積分器におけるリング増幅器のデッドゾーン効果をMATLABを用いてシミュレートした。変調器歪に及ぼす不感帯効果の評価のために,65nm CMOSで作製したテストチップ。62dBと1MHz信号帯域幅のSNDRは102.4MHzのサンプリング周波数と1mWの電力消費で実験的に実証した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： ΔΣ変調 ,  積分器 ,  CMOS ,  増幅器 ,  *変調器 ,  量子化器 ,  電力消費 ,  帯域幅 ,  モデリング ,  不感時間
準シソーラス用語： サンプリング周波数 ,  SNDR ,  テストチップ ,  MATLAB ,  *低電力化 , 【Automatic Indexing@JST】

分類 (1件)： 変復調回路  (NC05050F)

タイトルに関連する用語 (3件)： 低電力 ,  デルタ-シグマ変調 ,  歪