文献

J-GLOBAL ID：201702270557417234   整理番号：17A1350075

高GBWとその応用を提供するバイカッドフィルタとしての抵抗補償とSSFに基づく電圧比較緩衝増幅器(VDBA)【Powered by NICT】

Resistively compensated and SSF based VDBA offering high GBW and its application as a biquad filter

著者 (3件)： Bansal Urvashi (ECE Department, Netaji Subhash Institute of Technology, New Delhi-110078, India) ,  Gupta Maneesha (ECE Department, Netaji Subhash Institute of Technology, New Delhi-110078, India) ,  Rai Shireesh Kumar (Department of Electrical Engg., Dayalbagh Educational Institute, Agra-282005, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： Comptelix  ページ： 221-226  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 電圧差動緩衝増幅器(電圧比較緩衝増幅器(VDBA))の新しいCMOS実現を提示した。電圧比較緩衝増幅器(VDBA)の入力段は抵抗補償されると出力段は,スーパーソースフォロワ(SSF)である。抵抗補償は,利得帯域幅積(GBW)とバッファ段能動素子の位相余裕と直線性を改善を促進した。提案したブロックの性能を,TSMCの0.18μm CMOSプロセスパラメータを用いたMentor Graphics Eldoシミュレーションツールを用いて検証した。単一電圧比較緩衝増幅器(VDBA)を用いて実現される新しいバイカッドフィルタ。バンドパス,高パスと低パスのような三種類の標準フィルタ機能を回路トポロジーの変更無しに実現できた。すべての応用は,それらのシミュレーション結果を用いて検証した。SSFベース電圧比較緩衝増幅器(VDBA)の回路は極めて小さくてコンパクトであった。完全電圧比較緩衝増幅器(VDBA)の交流シミュレーション結果は,GBWは950MHzであり,電力消費は0.45mWであることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *緩衝増幅器 ,  交流 ,  CMOS ,  電力消費 ,  線形性 ,  プロセスパラメータ ,  *電圧 ,  シミュレーション
準シソーラス用語： 回路トポロジー ,  シミュレーションツール ,  能動素子 ,  利得帯域幅積 ,  *バイカッドフィルター , 【Automatic Indexing@JST】

分類 (2件)： 増幅回路  (NC05040U) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： 応用 ,  バイカッドフィルタ ,  補償 ,  緩衝増幅器