文献

J-GLOBAL ID：201702271802189944   整理番号：17A1264728

二電源面を用いた平面E BG構造の小型化【Powered by NICT】

Miniaturization of planar EBG structure using dual power planes

著者 (4件)： Lin Xingxiaoyu (Okayama University, 3-1-1 Tsushima-Naka, Kita-ku, Okayama, 700-8530 Japan) ,  Toyota Yoshitaka (Okayama University, 3-1-1 Tsushima-Naka, Kita-ku, Okayama, 700-8530 Japan) ,  Iokibe Kengo (Okayama University, 3-1-1 Tsushima-Naka, Kita-ku, Okayama, 700-8530 Japan) ,  Kaneko Toshiyuki (KYOCERA Corporation, 3-32-42 Higashi-Shinagawa, Shinagawa-ku, Tokyo, 140-8810 Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： APEMC  ページ： 241-243  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 平面電磁バンドギャップ(EBG)構造の単位セルの小型化が困難であった阻止帯域周波数は,単位格子サイズに依存するからである。この問題を解決するために,容量結合要素を付加した二パワー面(二重電源層:DPP)を用いたEBG構造を開発した。これは単位格子中に形成された静電容量を容易に関心の阻止帯域周波数を持つ小型化を達成することを可能にした。全波シミュレーションを用いて,DPP E BG構造の2mm角(4 mm~2)単位セルを試験し,約2.4GHz阻止帯域周波数を測定した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 静電容量 ,  シミュレーション ,  *小型化 ,  周波数
準シソーラス用語： 容量結合 ,  単位格子 ,  阻止帯域 , 【Automatic Indexing@JST】

分類 (1件)： 雑音一般  (ND04010J)