文献

J-GLOBAL ID：201702272498811025   整理番号：17A1254837

効率的FPGA実装のためのニューラルネットワークのカスタム化【Powered by NICT】

Customizing Neural Networks for Efficient FPGA Implementation

著者 (3件)： Samragh Mohammad ,  Ghasemzadeh Mohammad ,  Koushanfar Farinaz
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： FCCM  ページ： 85-92  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： FPGAプラットフォーム上の深いニューラルネットワークの実行をカスタマイズするための新しいエンドツーエンドフレームワークを提案した。筆者らのフレームワークはアプリケーションの精度要求とプラットフォームの制約とともに深い神経回路網のパラメータをコードする再構成可能なクラスタリング手法を採用した。ニューラルネットワークのFPGA実現のスループットは,メモリアクセス帯域幅によって制限される。符号化パラメータの使用は,必要なメモリ帯域幅とニューラルネットワークの計算量の両方を減少させ,実効スループットを増加させた。筆者らのフレームワークは異なるFPGAプラットフォームのためのコード化された深層ニューラルネットワークの系統的カスタム化を可能にした。四つの異なる応用に関する概念実証評価はメモリフットプリントと15倍改善運転スループットで9倍まで減少を示すが,精度の低下は0.1%以下である。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *FPGA ,  深層 ,  符号化 ,  応用プログラム ,  スループット ,  *ニューラルネットワーク ,  記憶装置 ,  神経回路網 ,  帯域幅 ,  *カスタム化 ,  計算量
準シソーラス用語： メモリアクセス ,  クラスタリング法 ,  再構成可能性 ,  *FPGA実装 , 【Automatic Indexing@JST】

分類 (1件)： パターン認識  (JE07000S)

タイトルに関連する用語 (3件)： FPGA実装 ,  ニューラルネットワーク ,  カスタム化