文献

J-GLOBAL ID：201702272595931024   整理番号：17A1636924

ミリ波帯におけるコンパクトCMOS単一端へのバランスのとれた帯域通過フィルタ【Powered by NICT】

A compact CMOS single-ended-to-balanced bandpass filter in millimeter-wave band

著者 (4件)： Chen Yi-Ming (Department of Electrical Engineering and Advanced Institute for Manufacturing with High-tech Innovations, National Chung, Cheng University Taiwan, R.O.C) ,  Lin Shih-Cheng (Department of Electrical Engineering, National Chiayi University Chiayi City, Taiwan, R.O.C) ,  Chang Sheng-Fuh (Department of Electrical Engineering and Advanced Institute for Manufacturing with High-tech Innovations, National Chung, Cheng University Taiwan, R.O.C) ,  Yang Hsin-Yen (Department of Electrical Engineering and Advanced Institute for Manufacturing with High-tech Innovations, National Chung, Cheng University Taiwan, R.O.C)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： IMS  ページ： 1453-1455  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,CMOS技術でのコンパクト55~65GHzシングルエンドツー平衡帯域通過フィルタを提案した。帯域通過フィルタを差動出力相を得るために西ステップインピーダンス共振器に基づいて設計した。ステップインピーダンスオープンスタブは,阻止帯域伝送零を生成する方法がとられている。CMOS実現における厳密なチップ面積制限を満たすために,接地ペデスタル構造は,複数の金属層特徴を完全に利用することにより採用した。測定された挿入損は4.7dB未満であり,リターンロスは55~65GHzで 9dBよりも大きかった。パワー不均衡は0.7dB以下であり,位相不平衡は2°以下である。パッドを除くチップサイズは0.293×0.136mm~2 0.007Ig~2に相当する。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 金属 ,  *EHF波 ,  位相 ,  *CMOS ,  挿入損 ,  パッド ,  *帯域フィルタ ,  接地
準シソーラス用語： チップサイズ ,  不均衡 ,  反射減衰量 ,  チップ面積 ,  阻止帯域 ,  ステップインピーダンス共振器 ,  CMOS技術 , 【Automatic Indexing@JST】

分類 (2件)： フィルタ一般  (NC04021I) ,  マイクロ波・ミリ波通信  (ND08020W)

タイトルに関連する用語 (5件)： ミリ波 ,  コンパクト ,  CMOS ,  バランス ,  帯域通過フィルタ