文献

J-GLOBAL ID：201702273391776186   整理番号：17A1720678

6A,93%ピーク効率,±1.5%周波数と±3.6%電流共有誤差を有する4相ディジタル同期ヒステリシスバックコンバータ【Powered by NICT】

A 6 A, 93% Peak Efficiency, 4-Phase Digitally Synchronized Hysteretic Buck Converter With ±1.5% Frequency and ±3.6% Current-Sharing Error

著者 (6件)： Sun Ming (Arizona State University, Tempe, AZ, USA) ,  Yang Zhe (Arizona State University, Tempe, AZ, USA) ,  Joshi Kishan (Arizona State University, Tempe, AZ, USA) ,  Mandal Debashis (Arizona State University, Tempe, AZ, USA) ,  Adell Philippe (Jet Propulsion Laboratory, Pasadena, CA, USA) ,  Bakkaloglu Bertan (Arizona State University, Tempe, AZ, USA)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 52  号： 11  ページ： 3081-3094  発行年： 2017年 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ディジタル周波数同期,オンラインコンパレータオフセット較正,ディジタル電流配分制御による四相,準電流モード履歴バックコンバータを提示した。ヒステリシスコンバータのスイッチング周波数をディジタル的に3~9.5MHzのスイッチング周波数範囲で±1.5%以下の誤差で入力クロック基準に同期させた。オンラインオフセット較正は,ヒステリシスコンパレータの入力関連オフセットを打ち消す,±1.1%電圧調整精度を可能にした。±3.6%の最大電流配分誤差はデューティサイクル校正された遅延線ベースパルス幅変調発生器により達成され,位相同期タイミング配列に影響を与えることなく,である。軽負荷条件では,個々の変換器相が障害することができ,最終段電力変換器出力段は高効率のための分割した。dc dcコンバータはV_i=2VとV_o=1.6Vで93%ピーク効率を達成した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： クロック ,  *周波数 ,  電力変換器 ,  PWM【信号】 ,  位相同期 ,  *ディジタル方式 ,  オフセット ,  電圧制御 ,  周波数同期 ,  *電流 ,  遅延線
準シソーラス用語： デューティサイクル ,  スイッチング周波数 ,  *バックコンバータ ,  電流モード , 【Automatic Indexing@JST】

分類 (3件)： 半導体集積回路  (NC03162T) ,  発振回路  (NC05020Y) ,  周波数変換回路  (NC05030J)

タイトルに関連する用語 (5件)： 共有 ,  誤差 ,  ディジタル ,  ヒステリシス ,  バックコンバータ