文献
J-GLOBAL ID:201702273945939228   整理番号:17A1359115

多重FPGAを用いた帯域幅圧縮流計算の設計とスケーラビリティ解析【Powered by NICT】

Design and scalability analysis of bandwidth-compressed stream computing with multiple FPGAs
著者 (5件):
資料名:
巻: 2017  号: ReCoSoC  ページ: 1-8  発行年: 2017年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
フィールドプログラマブルゲートアレイ(FPGA)におけるストリーム計算は数値シミュレーションのような計算集約型応用の要求される性能とエネルギー効率要件を送達する有望な解決策と見られている。FPGAの固有構造とカスタムは自然に高度にスケーラブルな計算設計解を得るための良好な代替となっている。本論文では,高速,低待ち時間通信リンクを持つFPGAカスケードの1次元環における計算パイプラインの深さを増加させることにより時間的並列性によるスケーラブルなカスタム計算アプローチを提案した。空間並列性もスループットをさらに増加させるFPGA内部計算コアを複製することにより検討した。通信帯域幅の制限のために,このボトルネックを軽減し,より多くのデータストリームを移動するために利用したハードウェアベースの無損失帯域圧縮方式。性能モデルは,このアプローチのスケーラビリティ解析と性能評価を提示した。評価と検証のために,空間的に並列計算コアを持つIntel Arria10FPGAに実装した実際の数値シミュレーション。初期の結果は,測定した性能評価は性能モデルを用いて予測した値に近いことを示した。同様に,帯域幅圧縮リンクを有する複数のFPGAの1Dリングトポロジーは十分大きなデータセットを計算した時の性能を,より深いパイプラインと不十分な間FPGA帯域幅でもできることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
ディジタル計算機方式一般  ,  集積回路一般 

前のページに戻る