文献
J-GLOBAL ID:201702275635626598   整理番号:17A1250280

高抵抗率とトラップリッチシリコン・オン・インシュレータ基板上に集積した平面スパイラルインダクタの物理モデル【Powered by NICT】

Physical Models of Planar Spiral Inductor Integrated on the High-Resistivity and Trap-Rich Silicon-on-Insulator Substrates
著者 (6件):
資料名:
巻: 64  号:ページ: 2775-2781  発行年: 2017年 
JST資料番号: C0222A  ISSN: 0018-9383  CODEN: IETDAI  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
高抵抗(HR)シリコンオンインシュレータ(SOI)基板は低い基板損失,従来のSi基板上のものに比べてより高い品質因子(Q)を呈した上に集積した平面スパイラルインダクタを提供する。しかし,SOI基板の寄生表面伝導(PSC)効果は,埋込み酸化物層,インダクタ性能を低下させる下導電層を構成している。この効果はトラップリッチ層を導入することにより効果的に除去できる。本論文では,HRと高周波増強信号完全性(RFeSI)SOI基板上に集積したインダクタの挙動を精密に特徴づけられることを物理的モデルを提示した,すなわち,インダクタンス,品質係数,自己共振周波数,周波数,Qはピーク,インダクタの性能に及ぼすPSC効果の解析と評価を示した。HRとRFeSI SOI基板上に集積した平面スパイラルインダクタを作製し,測定,利用モデルの実現可能性を検証した。実験の結果は,Q値,ピーク周波数はPSC効果を除去することによって大幅に改善できることを示した。温度効果も調べ,PSC効果は温度を上げると悪くなり,Qの分解速度を加速することを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
LCR部品 
タイトルに関連する用語 (4件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る