文献

J-GLOBAL ID：201702276817806977   整理番号：17A1273332

キャッシュを意識したRooflineモデルを用いたGPU性能,電力およびエネルギー効率限界の調査【Powered by NICT】

Exploring GPU performance, power and energy-efficiency bounds with Cache-aware Roofline Modeling

著者 (4件)： Lopes Andre (INESC-ID, Instituto Superior Te ́cnico, Universidade de Lisboa, Portugal) ,  Pratas Frederico (Imagination Technologies Ltd., London, United Kingdom) ,  Sousa Leonel (INESC-ID, Instituto Superior Te ́cnico, Universidade de Lisboa, Portugal) ,  Ilic Aleksandar (INESC-ID, Instituto Superior Te ́cnico, Universidade de Lisboa, Portugal)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISPASS  ページ： 259-268  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 最適化,可搬性およびGPGPUアプリケーションの開発は自明なタスクではなく,GPU処理要素とメモリサブシステムの能力と組織化は,従来のCPU概念から,並びに異なるGPUアーキテクチャ間の大きく異なるからである。本研究では,一連の異なるGPUデバイスの応用性能とエネルギー効率を分析し,改善するためにGPUプログラマが利用できる視覚モデルのセットをデリバリーすることでこのプロセスを支援するさらなる段階。本論文で初めて,最先端のキャッシュを意識したルーフラインモデリング原理は,性能,消費電力とenergyefficiencyのためのGPU上限の洞察に満ちたモデリングに適用した。提案されたモデルは,GPU機能単位と記憶階層レベルの能力を運動している完全に狙いを定めた広範囲GPUマイクロベンチマークに依存して開発した。モデルは,3種類の異なるNVIDIA世代から8GPUデバイス全般に実験的に検証し,5種類のベンチマークスイートから23実世界アプリケーションの挙動を特性化するときの利点を調べた。さらに,GPU性能上限にDVFS効果もまた両コアとメモリ周波数をスケーリングすることにより解析した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 最適化 ,  記憶階層 ,  計算機アーキテクチャ ,  *キャッシュメモリ ,  記憶装置 ,  消費電力 ,  可搬型 ,  プログラマ ,  モデリング ,  応用プログラム ,  *エネルギー効率
準シソーラス用語： DVFS ,  マイクロベンチマーク ,  視覚モデル ,  GPGPU , 【Automatic Indexing@JST】

分類 (3件)： 言語プロセッサ  (JD03040F) ,  記憶方式  (JC02040V) ,  ディジタル計算機方式一般  (JC02010O)

タイトルに関連する用語 (7件)： キャッシュ ,  意識 ,  モデル ,  GPU ,  エネルギー効率 ,  限界 ,  調査