文献

J-GLOBAL ID：201702278148780000   整理番号：17A0440756

CMOSイメージセンサのためのプリチャージ技術を用いた19ビット列並列フォールディング統合/サイクリックカスケードADC

A 19-bit column-parallel folding-integration/cyclic cascaded ADC with a pre-charging technique for CMOS image sensors

著者 (4件)： Wang Tongxi (Research Institute of Electronics, Shizuoka University) ,  Seo Min-Woong (Research Institute of Electronics, Shizuoka University) ,  Yasutomi Keita (Research Institute of Electronics, Shizuoka University) ,  Kawahito Shoji (Research Institute of Electronics, Shizuoka University)
資料名： IEICE Electronics Express (Web)  (IEICE Electronics Express (Web))
巻： 14  号： 2  ページ： 20161199(J-STAGE)  発行年： 2017年 
JST資料番号： U0039A  ISSN： 1349-2543  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本論文では,CMOSイメージセンサ用のプリチャージ技術を用いた高分解能列並列フォールディング統合/サイクリックカスケード(FICC)アナログ-デジタル変換器(ADC)を提案した。複数サンプリングによる高分解能データ変換を実現するために,FICC ADCのサンプリング回路にプリチャージ技術を適用して,過去のサンプルの不完全放電の影響を低減した。この手法は,ADCの微分非直線性(DNL)を効果的に低減した。1504列のFICC ADCアレイを備えたプロトタイプのチップを,110nmのCMOS技術で実装し,製作した。128回の複数サンプリングの列並列FICC ADCの測定DNLは,13KS/sのサンプリング速度で-1/4.73 LSBであり,19ビット分解能であった。(翻訳著者抄録)

シソーラス用語： *AD変換器 ,  イメージセンサ ,  *充電 ,  *試料採取 ,  高分解能 ,  *非線形性 ,  アレイ
準シソーラス用語： *ADC【変換器】 ,  CMOSイメージセンサ ,  *サンプリング【試料採取】 ,  *プリチャージ ,  *微分非直線性

著者キーワード (6件)： CMOS image sensors ,  column-parallel ADCs ,  folding-integration ADC ,  cyclic ADC ,  high-resolution ,  pre-charge technique

分類 (2件)： AD・DA変換回路  (NC05080M) ,  半導体集積回路  (NC03162T)

引用文献 (15件)：

• [1] S. Yoshiharaet al.: “A 1/1.8-inch 6.4 Mpixel 60 frame/s CMOS image sensor with seamless mode change,” IEEE J. Solid-State Circuits 41 (2006) 2998 (DOI: 10.1109/JSSC.2006.884868).
• [2] S. Okuraet al.: “A 3.7 M-Pixel 1300-fps CMOS image sensor with 5.0 G-Pixel/s high-speed readout circuit,” IEEE J. Solid-State Circuits 50 (2015) 1016 (DOI: 10.1109/JSSC.2014.2387201).
• [3] S. Matsuoet al.: “8.9-Megapixel video image sensor with 14-b column-parallel SA-ADC,” IEEE Trans. Electron Devices 56 (2009) 2380 (DOI: 10.1109/TED.2009.2030649).
• [4] R. Funatsu, et al.: “133 Mpixel 60 fps CMOS image sensor with 32-column shared high-speed column-parallel SAR ADCs,” ISSCC Dig. Tech. Papers (2015) 112 (DOI: 10.1109/ISSCC.2015.7062951).
• [5] J. H. Parket al.: “A high-speed low-noise CMOS image sensor with 13-b column-parallel single-ended cyclic ADCs,” IEEE Trans. Electron Devices 56 (2009) 2414 (DOI: 10.1109/TED.2009.2030635).

タイトルに関連する用語 (5件)： CMOSイメージセンサ ,  プリチャージ ,  フォールディング ,  統合 ,  ADC