文献

J-GLOBAL ID：201702278501921518   整理番号：17A1569994

FPGAを用いたリカレントニューラルネットワークのためのハードウェア加速器【Powered by NICT】

Hardware accelerators for recurrent neural networks on FPGA

著者 (2件)： Chang Andre Xian Ming (Department of Electrical and Computer Engineering, Purdue University, West Lafayette, USA) ,  Culurciello Eugenio (Department of Electrical and Computer Engineering, Purdue University, West Lafayette, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISCAS  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： リカレントニューラルネットワーク(RNN)は記憶を保持し,データ系列から学習する能力を持っている,それは実時間応用のための基本である。RNN計算は,限られたデータの再利用,高データトラヒックを提供する。これは高いオフチップメモリ帯域幅または大きな内部貯蔵要求になる高性能を達成した。RNN計算並列処理を利用したこの二制限因子で囲まれた,組込みシステムに存在する他の制約である。,内部に格納されたデータとオフチップメモリデータ転送間のバランスは,データ移動待ち時間で計算時間を重複することが必要である。本論文では,我々は発生中のRNN加速器に含まれる課題を克服するかを示すためにXilinxのZynq SoC FPGAにRNNの三ハードウェアアクセラレータを提案した。各設計は,高性能とスケーラビリティを達成するために,異なる戦略を用いている。各コプロセッサは,文字レベル言語モデルを用いて試験した。DeepRnnと呼ばれる最新の設計は,この応用のためにTegra X1開発ボードより最大23Xより良い性能あたりの出力を達成した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *ハードウェア ,  帯域幅 ,  データ転送 ,  *加速器 ,  並列処理 ,  *FPGA ,  待ち時間 ,  コプロセッサ ,  CPU時間 ,  再利用 ,  言語モデル ,  組込みシステム
準シソーラス用語： ハードウェアアクセラレータ ,  システムオンチップ ,  *リカレントニューラルネットワーク , 【Automatic Indexing@JST】

分類 (1件)： 人工知能  (JE08000Z)

タイトルに関連する用語 (4件)： FPGA ,  リカレントニューラルネットワーク ,  ハードウェア ,  加速器