文献

J-GLOBAL ID：201702278530868068   整理番号：17A1637403

改善されたESD性能を用いた不均一積層シリコン制御整流器設計【Powered by NICT】

Heterogeneous stacking silicon controlled rectifier design with improved ESD performance

著者 (7件)： Dong Aihua (Department of Electrical and Computer Engineering, University of Central Florida. Orlando, FL, United States) ,  He Linfeng (Department of Electrical and Computer Engineering, University of Central Florida. Orlando, FL, United States) ,  Liang Wei (Department of Electrical and Computer Engineering, University of Central Florida. Orlando, FL, United States) ,  Salcedo Javier A. (Analog Devices, Inc., Wilmington, MA, United States) ,  Hajjar Jean-Jacques (Analog Devices, Inc., Wilmington, MA, United States) ,  Liou Juin J. (School of Information Engineering, Zhengzhou University, Zhengzhou, Henan Province, China) ,  Sundaram Kalpathy B. (Department of Electrical and Computer Engineering, University of Central Florida. Orlando, FL, United States)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： IPFA  ページ： 1-3  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： シリコン制御整流器の不均一積層の新しい設計を提案した。高電圧BCDMOSプロセスにおけるラッチアップのない設計を実証した。この方法に基づく構造は従来の積層したSCR構造と比較した。,DCおよび伝送線路パルス(TLP)を含む,包括的な特性決定は,性能を実証した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *サイリスタ ,  伝送線路 ,  ラッチアップ ,  パルス ,  キャラクタリゼーション

分類 (3件)： 固体デバイス計測・試験・信頼性  (NC03040G) ,  サイリスタ  (NC03060C) ,  トランジスタ  (NC03070N)

タイトルに関連する用語 (4件)： ESD ,  不均一 ,  シリコン制御整流器 ,  設計