文献

J-GLOBAL ID：201702278954816919   整理番号：17A0914999

複雑なSoCにおける統合ミスマッチを避けるための混合信号検証【Powered by NICT】

Mixed signal verification to avoid integration mismatch in complex SoCs

著者 (3件)： Martins Vinicius (IC Training Center of University of Sao Paulo (CT3), Sao Paulo, Brazil) ,  Chau Wang Jiang (PPGEE, School of Engineering, USP, Sao Paulo, Brazil) ,  Guex Jerson Paulo (IC Training Center of University of Sao Paulo (CT3), Sao Paulo, Brazil)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： LATS  ページ： 1-6  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 現在IC技術は,ディジタル,アナログおよび混合信号(AMS),および無線周波数(RF)の部分から成る複雑な回路をもたらし,これらのドメインからの異なる部分間の正確な整合を必要としているそうでなければそれは機能を変化させず,その運転中のシステムの破壊を引き起こす可能性がある。ディジタルおよびアナログブロックを別々に行われる伝統的な検証過程は,電流系に存在するディジタルとアナログブロック間の高い相互作用に対処することを可能にされていない。非常に少ないが,混合信号のテストベンチのための技術に関する幾つかの研究はこの地域で出現している。通信システムの検証,アナログとディジタルの両部分の技術が報告されているが,送信機と受信機による分離で処理した。検証プロセスは,アナログブロック,特に送信機出力から出てくる信号の高度の複雑性のために困難である,変調と評価を完成するためにこのシグナルはいくつかのブロックを通過するからである。また困難な,変調信号を表すアナログ受信機を刺激するデータ生成である。これらの問題,混合信号検証方法論に関する技術文献のいくつかの公表された研究を回避する目的で,本論文では,カテゴリー通信SoCの,ディジタル,アナログおよびRFブロックの検証,のための送信機と受信機のアナログ末端はチャネルを介して結合したできる完全な方法論を提案した。方法論は二つの部分から構成されている:第一に,伝送媒体モデルこの部分は送信機と受信機から構成される通信システムに適用可能であるに沿った全てのアナログおよびディジタルブロック,および界面を検証し,次に,回路トップレベル実装モデルの記述,送信および受信回路を統合したを検証するためにボトムアップの階層的アプローチ。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 送信機 ,  ディジタル方式 ,  通信 ,  相互作用 ,  受信機 ,  アナログ系 ,  チャネル ,  *不整合 ,  受信 ,  通信方式 ,  電流 ,  モデル
準シソーラス用語： 無線周波数 ,  *混合信号 ,  *システムオンチップ , 【Automatic Indexing@JST】

分類 (3件)： CAD,CAM  (JE10000A) ,  固体デバイス計測・試験・信頼性  (NC03040G) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： SOC ,  統合 ,  ミスマッチ ,  混合信号 ,  検証