文献

J-GLOBAL ID：201702279208314461   整理番号：17A1645822

擬似ランダム配列数を生成するためのFPGA上のマルチビット線形フィードバックシフトレジスタの設計と実装【Powered by NICT】

Design and implementation of multibit LFSR on FPGA to generate pseudorandom sequence number

著者 (3件)： Datta Debarshi (ECE Dept., Brainware Group of Institutions, MAKAUT, Kolkata, India) ,  Datta Bipa (ECE Dept., Brainware Group of Institutions, MAKAUT, Kolkata, India) ,  Dutta Himadri Sekhar (Kalyani Government Engineering College, Nadia, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： DevIC  ページ： 346-349  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 疑似乱数発生器(PRNGs)は暗号応用における重要な役割である。ハードウェアベースの乱数発生器は速くなる。フィールドプログラムゲートアレイ(FPGA)ハードウェア産業で最も有用なデバイスの一つである。本論文では,ハードウェア記述言語(HDL)を用いて設計したマルチビット線形フィードバックシフトレジスタ(LFSR)主導PRNGs回路を提案した。マルチビットLFSRシステムでは,単一ビットは,従来のLFSR法におけるシフトされる多重ビットを各クロックサイクルでシフトした。この技術は暗号領域に適用可能である。提案されている様々なビット長マルチビットLFSRアーキテクチャを,Xilinx ISE14.7とSpartan6FPGAターゲットデバイスXC6SLX45を用いて合成した。結果分析は,32ビット長マルチビットLFSRアーキテクチャは,他のアーキテクチャよりも良好な性能であることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： ハードウェア ,  計算機アーキテクチャ ,  *FPGA ,  擬似乱数 ,  暗号 ,  乱数発生器 ,  ハードウェア記述言語 ,  多重化
準シソーラス用語： *LFSR ,  擬似ランダム , 【Automatic Indexing@JST】

分類 (2件)： 集積回路一般  (NC03161C) ,  専用演算制御装置  (JC04030Y)

タイトルに関連する用語 (6件)： 擬似ランダム ,  FPGA ,  マルチビット ,  線形フィードバックシフトレジスタ ,  設計 ,  実装