文献

J-GLOBAL ID：201702279263654008   整理番号：17A1571312

次一次元プログラマブル線形セルラオートマトンを用いた低ハードウエア複雑性暗号化アルゴリズム【Powered by NICT】

Low hardware complexity encryption algorithm using order 1-D programmable linear cellular automata

著者 (2件)： Gangadari Bhoopal Rao (Department of Electronics and Electrical Engineering, Indian Institute of Technology Guwahati, Assam-781039, India) ,  Ahamed Shaik Rafi (Department of Electronics and Electrical Engineering, Indian Institute of Technology Guwahati, Assam-781039, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： SPIN  ページ： 385-389  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 暗号技術は,データセキュリティの分野で最も重要な役割を果たしている。本論文で,著者らは,一次元プログラマブル線形セルラオートマトン(1~st LCA)を用いた暗号アルゴリズムアーキテクチャを確保暗号的に提案した。また,電力,面積およびスループットの観点から1~stLCAを用いた従来のAESアルゴリズムと暗号化アルゴリズムのためのハードウェア利用率の比較解析に重点を置いた。相関免疫バイアス,厳密なアバランシェ基準,非直線性とエントロピーのような暗号特性を用いてLCAを用いたAESアルゴリズムと暗号化アルゴリズムアーキテクチャにより提供されるセキュリティのレベルを評価した。FPGAの合成結果は,一次元プログラマブル線形セルラオートマトン(1~st LCA)1(R)の順序を用いた暗号アルゴリズムアーキテクチャが,標準のAESアルゴリズムのそれと比較してセキュリティ,低消費電力,高効率の良いレベルを与えることを示した。提案した暗号化アルゴリズムは既存の設計と比較して,1.33Gbpsのスループットと534MHzの高い動作周波数を達成した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *セルラオートマトン ,  バイアス ,  FPGA ,  電力 ,  *ハードウェア ,  非線形性 ,  *一次元 ,  スループット ,  *暗号 ,  計算機アーキテクチャ ,  *線形性 ,  *アルゴリズム ,  セキュリティ
準シソーラス用語： 暗号アルゴリズム ,  *複雑性 , 【Automatic Indexing@JST】

分類 (1件)： 符号理論  (ND02030R)

タイトルに関連する用語 (5件)： 線形 ,  セルラオートマトン ,  ハードウエア ,  複雑性 ,  暗号化アルゴリズム