文献

J-GLOBAL ID：201702279894754224   整理番号：17A1781846

x86マルチコアデバイスのための低遅延ソフトウェアLDPC復号器【Powered by NICT】

Low-latency software LDPC decoders for x86 multi-core devices

著者 (2件)： Le Gal Bertrand (IMS Laboratory, University of Bordeaux, Bordeaux INP, France) ,  Jego Christophe (IMS Laboratory, University of Bordeaux, Bordeaux INP, France)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： SiPS  ページ： 1-6  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： LDPC符号は,将来の3GPP5g標準でも最も現代のディジタル通信標準で使用されている誤り訂正符号のファミリーである。高い処理能力とその並列化能力のおかげで,一般的なマルチコアとメニーコアデバイスは,ディジタル通信システムの実時間実装,以前に専用ハードウェアターゲット上に実装を容易にする。大量フレーム復号化並列化により,電流LDPC復号器のスループットは,百MbpsからGbpsまで。しかし,フレーム間並列化は遅延ペナルティを含むが,将来の5G無線通信システムにおける,潜時は可能な限り低減すべきである。この目的のために,マルチコアプロセッサデバイス上のLDPC復号化のための新しいLDPC並列化アプローチを提案した。x86マルチコア実験によって明らかになったいくつかのマイクロ秒まで処理待ち時間を削減している。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *ソフトウェア ,  復号化 ,  電流 ,  待ち時間 ,  *復号器 ,  ペナルティ ,  ディジタル通信 ,  誤り訂正符号 ,  スループット
準シソーラス用語： 無線システム ,  専用ハードウェア ,  *マルチコアプロセッサ ,  LDPC符号 ,  *LDPC ,  *低遅延 , 【Automatic Indexing@JST】

分類 (1件)： 符号理論  (ND02030R)

タイトルに関連する用語 (5件)： マルチコア ,  低遅延 ,  ソフトウェア ,  LDPC ,  復号器