文献

J-GLOBAL ID：201702280080905474   整理番号：17A1567973

対称積層に基づく高速2進加算器【Powered by NICT】

Fast Binary Counters Based on Symmetric Stacking

著者 (2件)： Fritz Christopher (Department of Electrical Engineering, State University of New York at Buffalo, Buffalo, NY, USA) ,  Fam Adly T. (Department of Electrical Engineering, State University of New York at Buffalo, Buffalo, NY, USA)
資料名： IEEE Transactions on Very Large Scale Integration (VLSI) Systems  (IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻： 25  号： 10  ページ： 2971-2975  発行年： 2017年 
JST資料番号： W0516A  ISSN： 1063-8210  CODEN： ITCOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本短報で,新しい二成分対設計を提案した。6ビットスタックへの3ビットスタックの対を結合するために3ビット積層回路,「1」ビットのすべてを分類するのを使用し,続いて新しい対称法。ビットスタックは,二元数に変換され,X ORと6:3カウンタ回路を生成するクリティカルパスにゲートしない。回避X ORゲートの効率的な電力と面積利用による高速双胴船をもたらした。VLSIシミュレーションでは,提案した計数器は,既存の並列カウンタより30%速く,また他の高次計数器より電力消費が少ない,既存計数器を用いたWallaceツリー乗算器アーキテクチャで提案されたカウンタを用いた64および128ビット乗算器のための待ち時間と電力消費を低減する。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *加算器 ,  待ち時間 ,  電力 ,  電力消費 ,  双胴船 ,  *対称性 ,  乗算器 ,  計数器 ,  超LSI ,  *高速度 ,  計算機アーキテクチャ ,  クリニカルパス ,  シミュレーション

分類 (2件)： 半導体集積回路  (NC03162T) ,  論理回路  (NC05070B)

タイトルに関連する用語 (2件)： 対称 ,  加算器